Устройство для контроля блоков коррекции ошибок в памяти Советский патент 1982 года по МПК G11C29/00 

(5) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ КОРРЕКЦИИ ОШИБОК В ПАМЯТИ

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке запоминающих устройств ЦВМ и систем переработки и хранения информации.

Известны запоминающие устройства с коррекцией ошибок, содержащие информационные регистр,,регистр контрольных разрядов, шифраторы записи и считывания, схему сравнения, дешифратор и блок управления, причем выход информационного регистра соединен со входами шифратора записи и считывания и накопителя, выход которого подключен к первым входам информационного регистра и регистра контрольных разрядов, выход которого подключен к первому входу схемы сравнения, второй вход которой соединен с выходом шифратора считывания, первый выход - с входом дешифратора, выход которого соединен со вторыми входами информационного регистра и регистра контрольных разрядов, выход шифратора записи соединен с другим входом накопителя. В этом устройстве осуществляется исправление одиночных оши бок l.

Недостатком устройства является то, что в нем отсутствует контроль правильности работы цепей коррекции

,Q ошибок; между тем, при неправильной работе цепей коррекции ошибки накопителя не только не будут исправляться, но в информацию будут внесены дополнительные ошибки.

(5Наиболее близким по технической

сущности к изобретению является устройство для контроля памяти, содержащее информационный регистр, регистр контрольных разрядо, шифра20 торы записи и считывания, две схемы сравнения, дешифратор, генератор кодов ошибки, блок анализа неисправностей и блок управления, причем выход информационного регистра сое39динен со входами шифраторов записи и считывания и одним из выходов уст ройства, вход которого подключен к первым входам информационного регис ра и регистра контрольных разрядов, выход которого подключен к первому входу первой схемы сравнения, второ вход которой соединен с выходом шиф ратора считывания, первый выход с одним из входов дешифратора, выхо которого соединен со вторыми входа,ми информационного регистра и регис ра контрольных разрядов, зыход шифр тора записи соединен с другим выходом устройства, второй выход первой схемы сравнения подключен ко входу блока управления, первый выход которого соединен с управляющими вход ми информационного регистра и регис ра контрольных разрядов, входы блока анализа неислравностей соединены с выходами схем сравнения и вторым выходом блока управления, первый вход второй схемы сравнения подключен к выходу регистра контрольных разрядов, второй вход - к .другому входу дешифратора и выходу генератора кодов ошибки, вход которого соединен с третьим выходом блока уп равления, выход шифратора записи со динен с третьим входом регистра кон трольных разрядов. Это устройство н только :исправляет одиночные ошибки но и фиксирует неисправности цепей коррекции ошибок J. Недостаток устройства состоит в том, что аппаратура, используемая для контроля, сама может вносить ош ки, что снижает эффективность контроля. Цель изобретения - повышение эффективности контроля. Поставленная цель достигается тем, что в устройство для контроля блоков коррекции ошибок в памяти, содержащее первый шифратор, выход которого является первым выходом ус ройства, второй шифратор, вход которого является, первым входом устро ства, выход второго шифратора подключен к одному входу первой схейы сравнения, второй вход которой является вторым входом устройства, выход первой схемы сравнения подключен ко входу дешифратора, вторую схему сравнения, блок управления, дополнительно введены коммутатор, один информационный вход которого подключен ко входу второго шифратора, другой информационный вход к первому выходу дешифратора, а управляющий вход коммутатора подключен к выходу блока управления, выход коммутатора подключен ко входу первого шифратора, и третью схему сравнения, первый вход которой подключен к выходу первой схемы сравнения, а выход третьей схемы сравнения является вторым выходом устройства, второй вход третьей схемы сравнения подключен к выходу второй схемы сравнения, первый и второй вход которой подключены соответственно к выходу первого шифратора и ко второму выходу дешифратора. Схема устройства представлена на чертеже. Устройство содержит информационный регистр 1 и регистр контрольных разрядов 2, коммутатор 3, шифраторы 4 и 5, схемы сравнения 6, 7 и 8, дешифратор 9, блок управления 10 и накопитель 11. Устройство работает следующим образом, В режиме записи блок управления 10 разрешает прохождение через коммутатор 3 на входы шифратора 4 информационных сигналов, хранимых в информационном регистре , одновременно эти информационные сигналы подаются на входы накопителя 11 (на выход устройства). Шифратор формирует контрольные разряды, соответствующие определенному корректирующему коду, например коду Хэмминга с исправлением одной ошибки. Эти контрольные сигналы также подаются на входы накопителя 11 (на выход устройства). Кроме joro, блок управления 10 формирует сигнал, обеспечивающий запись в накопитель 11 упомянутых выше сигналов информационных и контрольных разрядов, В режиме считывания сигналы из накопителя 11 (с входа устройства) поступают соответственно на информационный регистр 1 и регистр контрольных разрядов 2, Информацион ные сигналы с регистра 1 поступают на вход шифратора 5 аналогичного шифратору k. При отсутствии ошибок в считанной информации контрольные сигналы, сформированные шифратором считывания, полностью совпадают с хранимыми в регистре контрольных разрядов 2. Если же произошла схиибка, то совпадение не будет иметь 5 . g место, что фиксируется схемой сравнения 6, на выходе которой формируется синдром, отличный от нуля. Сигналы синдрома подаются на вход дешифратора 9, первый выход которого представляет совокупность шин, соответствущих информационным разрядам. При нулевом синдроме возбужд ется выходная шина дешифратора 9, соответствующая номеру информационного разряда, в котором произошла ошибка. Сигналы с первого выхода де шифратора Э подаются на выход устройства и используются для коррекции ошибки. Однако необходимо убедиться, что дешифратор сработал пра вильно, так как при неправильной его работе ошибка не только не будет скорректирована, но может быть внесена дополнительная ошибка. С этой целью сигналы с первого выхода дешифратора подаются также на вход коммутатора 3J блок управления 10 в режиму считывания разрешает прохо дение через коммутатор сигналов дешифратора на вход шифратора . Вы ходные сигналы шифратора записи подаются на вход второй схемы сравнения 7 на другой вход схемы сравнения 7 поступают сигналы со второго выхода дешифратора 9, который представляет собой совокупность шин, со ответствующих контрольным разрядам. Схема сравнения 7 формирует синдром который третьей схемой сравнения 8 сравнивается с ранее сформированным синдромом (первой схемой сравнения 6). Если сигналы на обоих входах сх мы сравнения 8 совпадают, то это свидетельствует о правильной работе цепей коррекции ошибок, если входны сигналы не совпадают, то на выходе схемы сравнения 8 формируется сигна неисправности цепей коррекции. Предлагаемое устройство контроля цепей коррекции ошибок в памяти кон тролирует не только работу дешифратора, но и шифратора, что повышает эффективность контроля. Формула изобретения Устройство для контроля блоков коррекции ошибок в памяти, содержащее первый шифратор, выход которого является первым выходом устройства, второй шифратор, вход которого является первым входом устройства, выход второго шифратора подключен к одному входу первой схемы сравнения, второй вход которой является вторым входом устройства, выход первой схемы сравнения подключен к входу дешифратора, вторую схему сравнения, блок управления, отли чающееся тем, что, с целью повышения эффективности контроля, содержит коммутатор, один информационный вход которого подключен к входу второго шифратора, другой информационный вход - к первому выходу дешифратора, а управляющий вход KOMNtyTaTOpa подключен к выходу блока управления, выход коммутатора подключен к входу первого шифратора, и третью схему сравнения, первый вход которой подключён к выходу первой схемы сравнения, а выход третьей схемы сравнения является вторым выходом устройства, второй вход третьей схемы сравнения подклю чен к выходу второй схемы сравнения, первый и второй вход которой подключен соответственно к выходу первого шифратора и к второму выходу де- . шифратора. Источники информации, принятые во внимание при экспертизе 1.Актуальные вопросы технической кибернетики. М., Наука. 1972, с. 235-2 0. 2.Авторское свидетельство СССР № , кл. G 11 С 29/OQ, 1Э7В (прототип).

//

Ю