Запоминающее устройство с контролем цепей коррекции ошибок Советский патент 1982 года по МПК G11C29/00 

1

Изобретение относится к запоминаю щим устройствам.

Известно запоминащее устройство с контролем цепей коррекции ошибок, которое содержит информационный pe-V гистр, регистр контрольных разрядов, шифраторы записи и считывания, схемы сравнения, дешифратор, генератор кодов ошибки, блок анализа неисправностей и блок управления l .

Недостатком этого устройства является его сложность.

Наиболее близким техническим решением к изобретению является запоминающее устройство с контролем цепей коррекции ошибок, содержащее информационный регистр, регистр кон- трольных разрядов, шифраторы записи и считывания, схемы сравнения, коммутатор, дешифратор и блок управления, причем выход информационного регистра соединен с входами коммутатора и шифратора считывания и с одним из выходов устройства, вход нюторого подключен к входам информационного регистра и регистра контрольных разрядов, выход последнего подключен к одному из входов первой схемы сравнения, другой вход которой соединен с выходом iqифpatopa считУвания, а выход - с входами дешифратора и третьей схемы сравнения, вход , шифрато|эа записи соединен с выходом коммутатора, а выход - с выходом устройства ис входом второй схемы сравнения, другой вход которой подключен -к одному из выходов дешифратора , а выход - к второму входу третьей схемы Сравнения, второй выход дешифратора соединен с выходом устройства и вторым вход(м коммутатора , управляющий вход которого под(спючен к первому выходу блока управления , второй выход которого подключен к выходу устройства f 2 J,

Недостатком этого устройства является то, что оно не позволяет классифицировать и локализовать ошиб-. ки 8 цепях коррекции, что снижает его надежность. Цель изобретения - повышение -надежности-устройства. Поставленная цель достигается тем, что в запоминающее устройство с контролем цепей коррекции ошибок, содержащее информационный регистр, регистр контрольной информации, шифратсуры записи и считывания, коммутатор, схемы сравнения, первый дешифратор, накопитель и блок управления, причем выход информационного ре гистра соединен с первым входом коммутатора, входом шифратора считывания и первымвходом накопителя, выход которого подключен к входам информационного регистра и регистра ко трольной информации., выход которого соединен с одним из входов первой схемы сравнения, другой вход которой соединен с выходом шифратора считывания, а выход - с входом первого де шифратора, вход лиифратора записи под ключен к выходу коммутатора, а выход - к второ лу входу накопителя и первому ВХОДУ второй схемы сравнения .второй вход которой подключен к первому ВЫХОДУ первого дешифратора, а выход - к одному из входов третьей схемы сравнения , другой вход которой соединен с выходом первой cxetfei срав нейия, второй выход первого дешифратора подключен к второму входу коммутатора и является одним из выходов устройства, третьи входы накопителя и коммутатора соединены с одними из выходов блока управления, введены второй дешифратор, элемент ИЛИ и блок контроля на четность, входы которого подключены к выходам второй схемы сравнения, входы элемента ИЛИ соединены с выходами третьей схемы сравнения, а выходы блока контроля на четность, элемента ИЛИ и третий:-: выход первого дешифратора подключены к одним из входов второго дешифратора, другой вход которого соединен с другим выходом блока управ лёния, а выход является другим выходом устройства, На чертеже изображена функциональная схема предлагаемого устройства. Устройство содержит информационный регистр 1, регистр 2 контрольной информации, коммутатор 3 шифра тор 1 записи, шифратор 5 считывания, первую 6, вторую 7 и третью 8 схемы сравнения, первый дешифратор Э, блок 10 управления, блок 11 контроля на четность, элемент ИЛИ 12, второй дешифратор 13 и накопитель Т. Первый выход дешифратора 9 представляет собой совокупность шин, соответствующих контрольным разрядам накопителя 1. Блок 11 контроля на четность представляет собой цепочку полусумматоров. Блок 10 управления может быть выполнен в виде линии задержки с соответствующими отводами или в виде распределителя сигналов, так как предназначен для формирования выходных сигналов, расположенных во времени определенным образом относи- тельно друг друга. Устройство работает следующим образом. В режиме записи блок 10 разрешает прохождение через коммутатор 3 на входы шифратора информационных сигналов, хранимых в регистре 1. Одновременно эти информационные сигналы подаются на первый вход накопителя 1. Шифратор записи формирует контрольные разряды, соответствующие определенному корректирующему коду, например коду Хэмминга с исправлением одной ошибки. Контрольные разряды подаются на второй вход накопителя Т. Кроме того, блок 10 формирует сигнал, обеспечивающий запись в накопитель 1 информационных и контрольных разрядов, В режиме считывания информационные и контрольные сигналы из накопителя 1 поступают соответственно на регистр t и регистр 2, Информационные сигналы с регистра 1 поступают на вход . .шифратора 5. При отсутствии ошибок в считанной информации и правильной работе шифратора 5 контрольные сигналы, сформированные шифратором 5| полностью совпадают с сигналами, хранимыми в регистре 2. Соответственно на выходах схемы 6 сравнения все сигналы должны быть равны нулю, и при правильной работе схемы 6 сравнения и дешифратора 9 на третьем выходе последнего должен быть сигнал единицы (выбран нулевой выход дешифратора 9). Если же при считывании произошла ошиб-КЗ, то на выходах схемы 6 сравнения сигналы отличны от нуля, т.е. формируется ненулевой признак. При этом сигнал на третьем выходе дешифратора 9 должен быть равен нулю и должен быть возбужен его выход, соответствующий номеру информационного раз ряда, в котором произошла ошибка. Сигналы со второго выхода дешифратора 9 подаются на выход устройства и используются для коррекции ошибки. Кроме того, для проверки правильности .работы цепей коррекции (т.е. правильн ости формирования при знака, его расумфровки и т.п.) эти же сигналы поступают на вход комму ;; татора 3. Блок 10 в режиме считывав ния разрешает прохождение через ком мутатор 3 сигналов с выхода дешифра тора 9 на вход шифратора А. Выходные сигналы шифратора i подаются на входы схемы 7 сравнения, на другой вход которой подаются сигналы с первого выхода дешифратора 9, соот ветствующие контрольным разрядам. Схема 7 сравнения формирует сигналы соответствующие признаку, которые схемой 8 сравнения сравниваются с сигналами ранее сформированного при знака. При правильной работе цепей коррекции сигналы на обоих входах схемы 8 сравнения совпадают, и все сигналы на ее .выходе равны нулю. 8 противном случае хотя бы один из вы содных сигналов схемы 8 соавнения от личен от нуля, причем и на выходе элемента ИЛИ 12 будет сигнал, равный единице. Сигналы признака с выходов схемы 7 сравнения подаются также на входы блока 11, если код признака четный (т.е. равен нулю или содержит четное число единиц), то выходной сигнал блока 11 равен единице, в противном случае выходной сигнал блока 11 равен нулю. Таким образом, на входы дешифра тора 13 подаются три сигнала, несущие информацию о наличии или отсутствии ошибок при считывании и о правильности работы цепей коррекции. Восемь возможных сочетаний значений входных сигналов дешифратора 13 и соответствующие смысловые значения приведены в таблице . в первой | чрафе которой приведены значения выходного сигнала блока 11, во второй графе - значения выходного сигнала элемента ИЛИ 12, в третьей Графе значения выходного сигнала на нулевой шине первого выхода дешифратора 9 9, В четвертой графе - смысловое значение соответствуюо4их сочетаний значений сигналов в первых трех граt ax000 Одна ошибка (в накопителе, регистре 1 или цепи коррекции) 010 Две ошибки 100. Ошибка в дешифраторе 9 110 Две ошибки О О 1 Ошибка в дешифраторе 9 01 1 Две ошибки 101 Ошибок нет 1 1 1 Ошибка в дешифраторе 9 или схеме сравнения 8 В соответствующий момент времени (когда входные и выходные сигналы дешифратора 13 достигают установившихся значений) блок 10 разрешает прохож дение выходных сигналов деши(ч)атора 13 на выход .устройства. Информация :На дешифратора 13 позволяет Iпринять однозначное решение о рабо;тоспособности устройства, например, при выбранных первой, третьей, пятой и седьмой шинах первого выхода дешифратора 13 устройство может счи;.та.-ься работоспособным, в остальных случаях - неработоспособным. Кроме того, информация на зыходе дешифратора 13 может быть использована для локализации ошибок, так как дает указания на место неисправности с точностью до одного-двух блоков. Технико-экономическое преимущество предлагаемого устройства заклю- . чается в том, что оно позволяет обнаружить и локализовать неисправности информационных цепей и цепей коррекции, что повышает его надежность по сравнению с прототипом. Формула изобретения Зап.оминающее устройство с контролем цепей коррекции ошибок содержащее информационный регистр,, регистр контрольной информации, шифраторы записи м считывания, коммутатор, схемы сравнения, первый дешифратор, накопитель.и блок управления, причем выход информационного регистра соединен с первым входом