Цифровой регистратор формы импульсных сигналов Советский патент 1982 года по МПК G01R29/02 

(5) ЦИФРОВОЙ РЕГИСТРАТОР ФОРМЫ ИМПУЛЬСНЫХ СИГНАЛОВ

Изобретение относится к электроизмерительной технике и может быть использовано для исследования формы однократных и редко повторяющихся ; импульсных сигналов.

Известен цифровой регистратор формы импульсных сигналов, содержащий последовательно соединенные усилитель .аналого-цифровой преобразователь и буферный регистр, а также генератор тактовых импульсов, выход которого, подключен к входу запуска аналого-цифрового преобразователя, блок памяти и счетмик адреса fl}.

Недостатком указанного устройст- )5 ва является низкая точность регистрации начальной и быстрых фаз сигналов большой длительности .

Наиболее близким к предлагаемояу по технической сущности является циф W ровой регистратор формы импульсных сигналов, содержащий усилитель, вход которого соединен с шиной исследуемого сигнала, а выход - с первым входом аналоготцифрового преобразователя, второй вход которого подключен к выходу генератора тактовых импульсов; а информационный выход - к информационному входу первого буферного регистра, выход которого связан с информационным входом второго буферного регистра и первым входом блока сравнения кодовых слов, вторым входом соединенного с выходом второго буферного регистра, элемент ИЛИ, счетмик равных значений, счетчик адреса записи и блок памяти, адресный вход которого подключен к выходу коммутатора адресов, вход управления режима - к выходу блока выбора режима, первый информационный вход - к выходу второго буферного регистра,а второй информационный вход к выходу счетчика равных значений 2.

Недостатком известного устройства является низкая информационная ем39кость при фиксированном объеме памяти, обусловленная неполным использованием разрядов блока памяти, предназначенных для записи количества равных значений. Цель изобретения - повышение информационной емкости при фиксированном объеме памяти. Поставленная цель достигается тем, что цифровой регистратор формы импульсных сигналов, содержащий уси литель , вход которого соединен с шиной исследуемого сигнала, а выход - с лервым входом аналого-цифрового преобразователя, вторрй вход которого подключен к выходу генератора тактовых импульсов, а информационный выход - к информационному входу первого буферного регист,ра, выход которого связан с информационным входом второго буферного регистра и первым входом блока сравнения кодовых слов, вторым входом соединенного с выходом второго буферного регистра, элемент ИЛИ, счет.чик равных значений, счетчик адреса записи и блок памяти, снабжен формирователем строба, тремя элементами И, двумя элементами ИЛИ, триггером управления и коммутатором кодовых слов,выход которого соединен с входом Данные блока памяти, первый управляющий вход - с вторым выходом блока сравнения кодовых слов и вторым входом третьего элемента И, второй управляющий вход - с первым выходом блока сравнения кодовых слов и вторыми входами первого и второго эл ментов И, первый вход данных - с выходом первого буферного регистра, а второй вход данных - с выходом данных счетчика равных значений, выход Переполнение которого подключен к первому входу первого элемента ИЛИ, вход сброса - к выходу третьего элемента И и вторым входам всех элементов ИЛИ, счетный; вход - к первом входу второго элемента ИЛИ и выходу второго элемента И, первый вход кото рого связан с первыми входами первого и третвего элементов И и выходом формирователя строба, вход которого соединен с выходом Конец преобразования аналого-цифрового преобразователя и управляющими входами Запись первого и второго буфе ных регистров, причем выход первого элемента ИЛИ связан с входом Пуск триггера управления, выход которого 14 соединен с третьим входом первого элемента И, а вход Сброс - с выходом первого элемента И и первым входом третьего элемента ИЛИ, выход которого подключен к входу счетчика адреса записи, причем выход второго элемента ИЛИ связан с управляющим входом Запись блока памяти, вход Адрес которого соединен с выходом счетчика адреса записи. На чертеже показана структурная электрическая схема предлагаемого регистратора. Устройство состоит из усилителя 1, генератора 2 тактовых импульсов, аналого-цифрового преобразователя 3, первого и второго буферных регистров k и 5, формирователя 6 строба, блока 7 сравнения кодовых слов, коммутатора 8 кодовых слов, счетчика 9 равных значений, первого, второго и третьего элементов И 10, 11 и 12, первого элемента ИЛИ 13, триггера k управления, второго и третьего элементов ИЛИ 15 и 1б, счетчика 17 адреса записи и блока 18 памяти. Устройство работает следующим образом.) Исследуемый сигнал, усиленный усилителем 1, поступает на вход аналогоцифрового преобразователя 3, частота дискретизации которого определяется фиксированной частотой генератора 2 тактовых импульсов. В исходном состоянии первый и второй буферные регистры и 5, а также счетчик 9 равных значений и счетчик 17 адреса находятся в нулевом (сброшенном) состоянии, а триггер It управления - в единичном (по выходу) состоянии. Аналого-цифровой преобразователь 3 формирует на своем выходе п-разрядное параллельное информационное слово. Импульс с выхода Конец преобразования аналого-цифрового преобразователя 3 подается на управляющие входы первого и второго регистров k и 5, По этому импульсу содержимое первого регистра k переписывается во второй регистр 5, а в перйый регистр 4 записывается новое слово с выхода аналого-цифрового преобразователя 3. В результате в каждый момент времени первый регистр Ц хранит текущее информационное слово, а второй регистр 5- предыдущее информационное слово. На первом выходе блока 7 сравнения появляется логическая случае совпадения этих двух слов, а на втором выходе - в случае их несовпадения. При несовпадении логиче ская 1 с второго выхода блока 7 сравнения поступает на первый управ ляющий вход коммутатора 8 и на второй вход элемента И 12. Строб с выхода блока 6 через третий элемент И 12 подается на вход сброса счетчи ка 9 равных значений, и его содержи мое сбрасывается в ,0, если оно не было равно О. Кроме того, строб через третий элемент И 12 и первый элемент ИЛИ 13 поступает на вход Пуск триггера И, устанавливая его в единичное состояние (по выходу) , если он был в нулевом состоя нии. Одновременно строб проходит че рез третий элемент И 12 и третий элемент ИЛИ 16 и поступает на вход счетчика 17 адреса, увеличивая его содержимое на единицу, и это число (номер ячейки памяти) поступает на вход Адрес блока 18 памяти. Кроме того, строб через второй элемент ИЛИ 15 поступает на управляющий вход блока 18 памяти, в результате чего содержимое первого регистра через коммутатор 8 поступает на вход Данные блока 18 памяти и записывается в очередную ячей ку памяти. При этом в коммутаторе 8 к записываемому информационному слову добавляется разряд идентификации равный О. При совпадении содержимого регистров i и 5 (с точностью до заданного числа единиц младшего разряда) коммутатор 8 коммутирует на вход Данные блока 18 памяти сло во с выхода данных счетчика 9 равных значений, добавляя разряд иденти фикации равный 1. При этом, если триггер 14 находится в единичном сос тоянии, то строб через первый элемен И 10 и третий элемент ИЛИ 16 подается на выход счетчика 17 адреса, увеличивая его содержимое на единицу, а также на вход сброса триггера И. Затем строб через второй элемент И 11 поступает на счетный вход счетчика 9 равных значений, увеличивая , ., ,--- его содержимое на единицу, и одновре менно через второй элемент И 11 и второй элемент ИЛИ 15 - на управляющий вход блока 18 памяти. В результа те в очередную ячейку блока 18 памяти записывается содержимое счетчика 9 равных значений. Если триггер 1A к моменту прихода строба находится в нулевом состоя216НИИ, содержимое счетчика 17 адреса увеличиваться не будет и содержимое счетчика 9 равных значений будет записано в ту же ячейку блока 18 памяти, в которую было записано предыдущее содержимое счетчика. При переполнении счетчика 9 равных значений сигнал с выхода переполнения через первый элемент ИЛИ 13 подается на вход Пуск триггера И, переводя его в единичное состояние, в результате чего строб через первый элемент И 10 и третий элемент ИЛИ 1б поступает на вход счетчика 17 адреса и увеличивается его содержимое на единицу. При этом содержимое счетчика 9 равных значений начинает записываться в очерёдную ячейку блока 18 памяти, а его предыдущёе значение сохраняется. Таким образом, каждое новое информационное слово, полученное с выхода АЦП 3, сравнивается с предыдущим информационным словом и, в случае их неравенства, записывается в очередную ячейку блока памяти с добавлением идентифицирующего разряда со значением О. В случае равенства последовательно поступающих слов подсчитывается их количество в счетчике равных значений с пос;ледую1Цей записью этого числа в очередную ячейку блока памяти с добавлением идентифицирующего разряда со значением 1. Идентифицирующие разряды позволяют при выводе информации из блока 18 памяти восстановить реальную эпюру исследуемого сигнала. Устройство обеспечивает возможность адаптации к скорости изменения исследуемого сигнала и позволяет регистрировать сигналы, характеризующиеся большим отношением их длительности Т к длительности фронта Сл и отдельных характерных выбрбсов. При этом обеспечивается практически полное заполнение памяти регистратора, а предельная экономия этой памяти (или степень повышения информационной емкости регистраторов при фиксированном объеме его памяти) достигает при исс/1едовании сигналов с парает при исследовании сигналов с мртпамм ---- 10 величин 10- 10 величины метрами 2 раз. Формула изобретения Цифровой регистратор формы импульсных сигналов, содержащий усилитель, вход которого соединен с ши ной исследуемого сигнала, а выход с первым входом.аналого-цифрового преобразователя, второй вход которого подключен к выходу генератора тактовых импульсов, а информационный выход - к Информационному входу первого буферного регистра, выход которого связан с информационным входом второго буферного рег.истра и первым входом блока сравнения кодовых слов, вторым входом соединенного с выходом второго буферного регистра, элемент ИЛИ, счетчик равных значений, счетчик-адреса записи И блок памяти, отличающийся тем, что, с целью повышения информационной емкости при фиксированном объёме памяти, он снабжён формирователем строба, тремя элементами И, двумя элементами ИЛИ, триггером управления и коммутатором кодовых слов выход которого соединен с входом Данные блока памяти, первый управлявщий вход - с вторым выходом блока сравнения кодовых слов и вторым входом третьего элемента И, второй управляющий вход - с первым выходом блока сравнения кодовых слов и вторыми входами первого и второго элементов И, первый вход данных - с выходом первого буферного регистра, а второй вход данных - с выходом дан,ных счетчика равных значений, вы|Ход Переполнение которого подклго«тет к первому входу первого элемента ИЛИ, вход сброса - к выходу третьего элемента И и вторым входам всех элементов. ИЛИ, счетный вход - к первому входу второго элемента ИЛИ и выходу второго элемента И, первый вход которого Связан с первыми входами первого и третьего элементов И и выходом форм ирователя строба, вход которого соединен с выходом Конец преобразования аналого-цифрового преобразователя и управляющими входами Запись первого и второго буферных регистров, причем выход первого элемента ИЛИ связан с входом Пуск триггера управления, выход которого соединен с третьим входом первого элемента И, а вход Сброс - с выходом первого элемента И и первым входом третьего элемента ИЛИ, выход которого подклю чен к входу счетчика адреса записи, причем выход второго элемента ИЛИ связан с управляющим входом Запись блока памяти, вход Адрес которого соединен с выходом счетчика адреса записи.

Источники информации, принятые во внимание при экспертизе

01 R 29/02. (прототип).

п / /

5J