Запоминающее устройство с коррекцией программы Советский патент 1982 года по МПК G11C29/00 

(ЗА) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ Изобретение относится к запоминающим устройствам и предназначено для использования при отработке программ в электронных вычислительных машинах По основному авт. св. № известно запоминающее устройство с коррекцией программы, содержащее бло управления, блок постоянной памяти, регистр кода неисправных адресов, адресный и числовой регистры, соединенные с регистром кода исходного состояния, блок селекции адреса, оди выход которого подключен к первому входу блока постоянной памяти, другой выход - к входу регистра кода неисправных адресов, а первый входк первому выходу адресного регистра, дополнительный адресный регистр один вход которого соединен с вторым выходом адресного регистра, шифратор, вход которого соединен с первым выходом регистра кода неисправных адресов, а выход- с вторым входом дополнительного адресного peПРОГРАММЫгистра, дополнительный блок управления, первый вход которого соединен с кодовой шиной, а второй вход с вторым выходом регистра кода неисправных адресов, первый выход - с третьим входом дополнительного адресного регистра, второй выход - с входом адресного регистра, а третий выход соединен с вторым входом числового регистра, блок селекции числа, соединенный с блоком управления, блок полупостоянной памяти, первый вход которого соединен с числовым регистром, второй вход - с третьим выходом блока селекции адреса , а третий вход - с метвертын выходом дополнительного блока управления, четыре элемента И и два элемента ИЛИ, первый вход первого элемента И подключен к кодовой шине, второй вход - к пятому выходу дополнительного блока управления, а выход к первому входу первого элемента ИЛИ,, выход которого соединен с вторым вхо3дом блока селекции адреса, а второй вход - с выходом второго элемента И первый вход которого соединен с шес тым выходом- дополнительного блока управления, а второй вход с выходом дополнительного адресного регистра, причем первый вход третьего элемента И подключен к седьмому выходу дополнительного блока управ-. ления, второй вход - к выходу блока постоянной памяти, а выход - к перв му входу второго элемента ИЛИ, выход которого соединен с входом блока селекции числа, а второй вход выходом четвертого элемента И, первый вход которого соединен с восьмы 1ВЫХОДОМ дополнительного блока управ ления, а второй вход - с вторым вхо дом числового регистра и выходом блока полупостоянной памяти, причем девятый выход дополнительного блока управления подключен к второ му входу блока постоянной памяти. Недостатком этого устройства является неудобство при его обслужива НИИ. Адреса корректирующих чисел Набираются на регистре кода неисправных адресов, сами числа записыва ются в блок полупостоянной памяти, с этой корректирующей информацией программистам приходится работать долгое время. Данные о коррекциях должны записываться и храниться, п изменениях исправляться, при многосменной работе передаваться другим лицам. Кроме того, возможны случайные изменения в наборе адресов некомпетентными лицами, особенно при работе непосредственно на объекте. Проверка набранных коррекций утомительна и занимает много времени. Все это вызывает неудобство при обс луживании устройства, особенно при работе на объекте, и снижает произ водительность труда программистов, что в целом увеличивает время отлад ки программы, снижает надежность ус ройства. Цель изобретения - повышение надежности устройства и его быстродействия за счет снижения непроизводительных потерь рабего времени программистов путем быстрого контроля всех набранных адресов коррект рующих чисел и самой корректирующе информации. Поставленная цель достигается тем что в запоминающее устройство с коррекцией программы введены генератор импульсов, генератор одиночйых импульсов, первый вход которого подключен к первому выходу генератора импульсов, а второй является первым управляющим входом устройства, пятый элемент И, первый вход которого подключен к второму выходу генератора импулесов, счетчик, счетный вход которого подключен к выходу пятого элемента И, первую группу элементов И, первые входы которых объединены и являются вторым управляющим входом устройства, элемент НЕ, вход которого подключен к второму управляющему входу, вторую группу элементов И, первые и вторые входы которых подключены сооветственно к выходам элемента НЕ и счетчика, группу элементов ИЛИ, входы которых подключены к выходам элементов И первой и . второй групп, вторые входы элементов И первой группы соединены с одним из выходов блока управления, а выходы элементов ИЛИ группы подключены к первому входу первого элемента И, схему сравнения, первый и второй входы которой подключены соответственно к выходам блока постоянной памяти и блока полупостоянной памяти, шестой элемент И, первый вход которого подключен к выходу схемы сравнения, а второй вход к выходу регистра кода неисправных адресов, триггер, установочные входы которого подключены к выходам шестого элемента И и генератора одиночных импульсов, а выход - ко второму входу пятого элемента И. На чертеже показана функциональная схема предлагаемого устройства. Устройство содержит управляющий вход 1, элемент НЕ 2, первую группу элементов И 3, блок управления, счетчик 5, вторую группу элементов И 6, группу элементов ИЛИ 7, первый элемент И 8, дополнительный блок 9 управления, первый элемент ИЛИ 10, блок 11 селекции адреса, регистр 12 кода неисправных адресов, триггер 13, управляющий вход И, генератор 15 одиночных импульсов, пятый элемент И 16, генератор 17 импульсов, шестой элемент И 18, блок 19 ггостоянной памяти, блок 20 полупостоянной памяти, :; схему 21 сравнения, адресный регистр 22, числовой регистр 23, регистр 2k кода исходного состояния, дополнительный адресный регистр 25, шифратор 26, блок 27 селекции числа, вто596рой элемент И 28, третий элемент И 29, четвертый элемент И 30. второй элемент ИЛИ 31Устройство работает следующим образом, Работа устройства осуществляется в двух режимах: рабочий режим автомз тической коррекции программы при первоначальной отладке системы или переналадке системы на новые задачи и режим ручной коррекции записанных в блок полупостоянной памяти чисел программы. Помимо указанных режимов, оно может также работать в режиме контроля адресов корректируемых слов программы и информации в этих словах. В этом случае в устройство поступают коды адреса со счетчика 5, осуществляющего перебор адре сов по импульсам генератора 17 от начального до конечного адресов блока 19 постоянной памяти, при этом по каждому корректируемому адресу устройство, как и в рабочем режиме, реагирует появлением сигнала на выходе регистра 12 кода неисправных адресов. Если к тому же окажется, f-iTo в данном адресе информации блока 13 постоянной памяти отличается от информации блока 20 полупостоянной памяти,то формируется сигнал на танов счетчика 5. При этом могут быть регистрованы адрес, по которому про ведена остановка и корректирующая информация. Далее , после подачи со ответствующей команды перебор адрес продолжается до следующего корректирующего адреса. После окончания перебора адресов могут быть зафикси рованы все адреса, в которых произведена подмена информации и сама корректирующая , информация, В режиме контроля адресов коррек руемых слов программы и информации в этих словах по входу 1 на элемент НЕ 2 и входы элементов И 3 пос тупает сигнал (например, логический О),который запрещает прохождение адреса из блока k и разрешает прохождение адреса от счетчика 5 we рез элементы И 6, элементы ИЛИ 7, элемент И 8 (по сигналу разрешения с дополнительного блока 9 управления), элемент ИЛИ 10, блок 11 на . регистр 12 . В исходном состоянии счетчик 5 и триггер 13 находятся в нулевом состоянии (цепи установки нуля не показаны). При поступлении по входу 14 на вход генератора 15 разрешающего сигнала (например, логическая 1) с выхода последнего поступает одиночный импульс, который устанав- ливает триггер 13 в 1 и тем самым дает разрешение на вход пятого элемента И 1б для прохождения импульсов от генератора 17 на вход счетчика 5- Счетчик 5 считывает до тех пор, пока код числа, подсчитанного в нем, не совпадает с наименьшим из кодов адреса числа и массива регистра 12. При этом с выхода последнего на вход шестого элемента И 18 поступает импульс, а при несовпадении информации, считанных из блока 19 и блока 20 со схемы 21 сравнения на вход шестого элемента И 18, поступает разрешающий сигнал (например, логическая 1). С выхода шестого элемента И 18 поступает сигнал, который устанавливает триггер 13 в О и тем самым запрещает прохождение импульсов на счетчик 5. Счетчик фиксирует код наименьшего из адресов, набранных на регистре 12. Одновременно с адресом на выходе блока 20 появляется и сама скорректированная информация. Адрес и информация могут быть индицированы (элементы индикации не показаны;. При подаче следующего сигнала по входу k работа устройства аналогична описанному выше и счетчик 5 останавливается на следующем большем адресе коррекции. Таким образом, последовательно в порядке возрастания адресов осуществляется контроль адресов корректирующих слов программы и -информации в этих слбвах. Рассмотрим ситуации, в которых проявляются преимущества предлагаемого устройства перед известным. После перерывов в работе или работы новой смены программистов,при отсут ствии списка скорректированных команд предлагаемое устройство позволяет быстро получить сведения об адресах скорректированных команд и самой скорректированной информации. В случае сомнений в полноте или истинности списка скорректированных,команд, при случайных нарушениях некомпетентными лицами наьо|эов адресов корректированных чисел на регистре неисправных адресов устройство позволяет оперативно проверить список скорректированных команд и правильность наборов скорректированных адресов.

Формула изобретения

Запоминающее устройство с коррекцией программы по авт. се. № , отличающееся тем, что, с целью повышения надежности и. быстродействия, оно содержит генератор импульсов, генератор одиночных импуль-с сов, первый вход которого подключен к первому выходу генератора импульсов, а второй является первым управляющим входом устройства, пятый элемент И, первый вход которого подключен к второму выходу генератора импульсов, счетчик, гчетный вход которого подключен к выходу пятого элемента И, первую группу элементов И, первые входы которых объединены и являются вторым управляющим входом устройства, элемент НЕ, вход которого подключен

К второму управляющему входу, вторую группу элементов И, первые и вторые входы которых подключены соответственно к выходам элемента НЕ и счетчика, группу элементов ИЛИ, входы которых подключены к выходам элементов И первой и второй групп, вторые входы элементов И первой группы соединены с одним из выходов блока управления, а элементов ИЛИ группы подключены к первому входу первого элемента И, схему сравнения, первый и второй входи которой подключены соответственно к выходам бло|ка постоянной памяти и блока полупостоянной памяти, шестой элемент И, первый вход которого подключен к выходу схемы сравнения, а второй входк в.ыходу регистра кода неисправных адресов, триггер, установочные входы которого подключены к выходам шестого элемента И и генератора одиночных имгтульсов, а выход - к второму входу пятого элемента И,