Микропрограммное устройство управления Советский патент 1982 года по МПК G06F9/22 

(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение отнсхгится к вычислительной технике и может быть использовано в высокопроизводительных вычислительных системах. Известен микропрограммный процессор который содержит постоянную память, блок управления, регистр микрокоманд и дешифратор l . Недостатком данного устройства явпя:ется низкая производительность, которай обусловлена возможностью только последовательного вьшолнения микропрограмм. Наиболее близким к изобретению по технической сущности и достигаемому положительному эффекту является микротпрограммный процессор, который содержит микропрограммное управляющее устройство и операционный блок. Микропрограммное управлякяцее устройстве этого процессора состоит из постоянной памяти блока управления, выход которого соединен с первым входом элемента И и регис pa микрокоманд, первый выход которого подключен к входу дешифратора 2 . Недостатком известного устройства является низкая производительность, которая обусловлена невозможностью реализации параллельных микропрограмм, т.е. реализахши режима мультипрограммирования., Цель изобретения состоит в повьппении Производительности устройства за счет организации режима мультипрограммирования для двух микропрограмм. Поставленная цель постигается тем, что микропрограммное устройство управления, содержащее блок памяти, блок управления, первый выход которого соединен с первым входом первого элемента И, первый регистр микрокоманд, первый информационный выход которого подключен к входу первого дешифратора, выход которого соединен с первыми входами элементов И первой группы, дополнительно содержит второй регистр микрокоманд, второй дешифратор, пять групп элементов И, три группы элементов ИЛИ и ИЛИ, причем выходы элементов ИЛИ первой группы nojfiwiroHeHbi к адресным входам блока памяти, информационные выходы которого подключены к первым входам элементов И второй и третьей групп, которых подключены к входам элементов; ИЛИ второй и третьей групп соответственно, выходы которых подключены к информационным входам первого и второго регистров микрокоманд соответственно, первый информационный выход второго регистра микрокоманд подключен к входу второго дешифратора , выход которого подключен к первым входам элементов И четвертой группы, вторые информационные выходы первого и второго регистров микрокоманд подключены к вторым входам элементов И первой и четвертой групп соответственно, выходы первого и второго дешифраторов подключены к первым и вторым входам элементов И пятой группы, выходы которых подключена к входам элемента ИЛИ и к инверсным входам соответствующих элементов И шестой группы, прямые входы которых подключены к соответствующим выходам элементов И четвертой группы, а выходы - к соответствующим вторым входам элементов И третьей группы и к первым входам элементов ИЛИ первой группы, к соответстЕгующим вторым входам которых подключены выходы элементов И первой группы и вторые входы соответствуюртех элементов И .второй группы, выход элемента ИЛИ подключей к первому входу блока управления второй вход которого является входом тактовых импульсов устройства и подключен к второму входу элемента И и к управляющему входу второго регистра микрсжоманд, выход элемента И подключен к управлякядему входу первого регистра микрокоманд.

Блок управления содержит два элемента задержки, два элемента И и два триггерац причем второй вход блока подключен к первым входам первого и .второго элементов И, выходы которых подключены соответственно к нулевым входам перього и второго триггеров, единичные входы которых соединены с первым входом блока, прямой выход первого триггера чер)ез первый элемитт задержки соединен с вторым входом первого элемента И, а инверсный выход через второй элемент задержки - с вторым входом второго

элемента И, третий вход которого подключен к прямому выходу второго триггера, инверсный выход которого является выходом блока. .

На чертеже приведена функциональная схема предлагаемого устройства.

Устро.йство содержит вход 1 тактовых импульсов, блок 2 управления, содержащий первый вход 3, элемент 4 задержки, элемент И 5, триггер 6, элемент 7 задержки, элемент И 8, триггер 9, выход 10 и второй вход 11, элемент И 12, группу элементов ИЛИ 13, регистр 14 микрокоманд, содержащий поля 15 и 16, младших и старших разрядов, дешифратор 17, группу элементов И 18, группу элементов ИЛИ 19, блок 20 памяти, содержащий дешифраторы 21 vi большие интегральные схемы 22 .памяти, группу элементов И 23, группу элементов И 24, группу элементов И 25, элемент ИЛИ 26, группу элементов ИЛИ 27, регистр 28 микрокоманд, содержащий поля 29 и ЗО, младших разрядов и старших паз рядов, дешифратор 31 группу элементов И 32, группу элементов И 33. Устройство может функционировать в двух режимах: последовательной реализации микропрограмм и мультимикропрограммирования.

В режиме последовательной реализации в каждом рабочем такте устройство может реализовать только одну микрокоманду, в режиме мультимикропрограммирования параллельно реализуются две (в рассматриваемом случае) или более микрокоманды.

Устройство работает следующим образом.

В режиме мультимикропрограммировани я происходит параллельная реализация двух микропрограмм (основной и параллельной). Адрес очередной микрокоманды основной (параллельной) ущкропрограммы хранится в регастре 14 (28), а триггеры 6 и 9 блока 2 управления находятся в нулевом состоянии. По очередному тактовому импульсу с входа 1 устройства срабатывает элемент И 12 и своим выходным сигналом разрешает считывание информавдш с регистра 14. Одновременно по этому же тактовому импульсу происходит считывание очередной микрокоманды параллельной микропрограммы с выходов регистра 28 микрокоманд. При этом с выхода операционного поля регистра 14 (28) считываются и-Передаются на объекты управления, например, операционные блоки (не показаны), коды выполняемых микроопераций, с выходов поля 6 (28) считывается код номера БИС 22памяти в блоке 20 Памяти, который поступает н вход денгафратора 17 (31). Одновременн код номера ячейки в БИС 22 памяти считывается с выходов поля 15 (29) регистра 14 (28) и поступает на входы группы элементов И 18 (32). Сигналом с выхода доогафратора 17, соответствующего номеру БИС 22, в котором хранятся очередная микрокоманда основной микропрограммы, открываются соответствующие элементы И 1й и пи ко адреса ячейки в БИС памяти через соответствующие элементы ИЛИ 19 и дешифратор 21 адреса считывается код микрокоманды очередной микропрограммы. Одновременно Аналогичным образом срабатывают соответствующие элементы И 32, которые передаюткод адреса ячейки, в которой записан код очередной микрокоманды параллельной микропрограммы, и обращаются к разным ЬИС 22 бло1Ка 2О, а сигналы с одноименных выходов дешифраторов 17 и 31 отсутствуют. Поэтому ни один из элементов И 25 не срабаты(вает 9 следовательно, элетленты И 32 пропускают код адреса ячейки с очередной микрокомандой параллельной микропрограьлмы, выбор которой происходит аналогично для основной микропрограммы При считывании информации с выходов блока 2О открываются соответствующие группы элементов И 23 и 24 и через элементы ИЛИ 13 и 27 осуществляется запись кодов микрокоманд основной и параллельной микропрограмм в регистры 14 и 28 соответственно. В слунае обращения обоих микропрограмм к одной и то же БИС памяти в блоке 2О срабатывает один из элементов И 25 и запрещает передачу адреса очередной микрокоманды параллельной микропрограммы через элементы И 33, а также через элемент ИЛИ 2Q подает сигналы на вход 11 блока 2 управления. По этому сигналу триггера 6 к 9 устанавливакя-ся в одиночное состояние. Триггер 9 запрещает подачу тактовых импульсов с входа 1 через элемент И 12 на вход считывания регистра 14 микрокоманд. По очередному тактовому импуль су произойдет считьюание микрокоманды параллельной микропрограммы с регистра 28 и выборка очередной микрокоманды этой же микропрограммы из блока 2О. По этому тактовому изменению состояния триггеров 6 и 9 блока 2 упррвлешш не происходит из-за наличия элементов 4 и 7. По следующему тактовому импульсу срабатьгоают элементы И 5 и 8 блока 2 управления, устанавливают триггеры 6 и 9 в нулевое состояние. Сигналом с нулевого выхода триггера 9 разрешается поступление сигнала на вход считывания регистра 14, и далее устройство функционирует аналогично. Формула изобретения 1. Микропрограммное устройство управления, содержащее блок памяти, блок управления, первый выход которого соединен с первым входом первого элемента И, пе1:шый регистр микрокоманд, первый информационный выход которого подключен к входу первого дещифратора, выход, которого соединен с первыми входами элемедиюБ И первой группы, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности за счет реапиэадии режима мультимикропрограммирования, оно дополнительно содержит второй |5егистр микрокоманд, второй дешифратор, пять групп элементов И, три группы элеменхов ИЛИ и элемент ИЛИ, причем выходв элементов ИЛИ первой группы подключены к адресным входам блока памяти, информационные выходы которого подключены к первым входам элементов И второй и третьей групп, выходы котоIH IX подалючены к входам элементов ИЛИ втсфой и третьей групп соответстB aso, выходы которых подключены к информационным входам первого tf второго регистров микрокоманд соответственно, первый внфо н ационный выход второго рагнстра микрокоманд подключен к входу второго дещифратора, выход которого подключен к первым входам элементов И четвертой группы, вторые информационные выходы первого и второго регистров микрокоманд подключены к вторым входам элеметгтов И первой и четвертой групп соответственно, выходы первого и второго дешифраторов подключены к первым и вторым входам элементов И пятой группы, вьцсоды которых подключены к входам элемента ИЛИ и к инверсным входам соответствующих элементов И шестой группы, прямые входы которых подключены к соответствую.шим выходам элементов И четвертой группы, а выходы к соответствующим вторым входам элементов И третьей группы и к первым

входам элементов ИЛИ первой группы, к соответствующим вторым входам которых подключены выходы элементов И первой группы и вторые соответствующих элеметхэв И второй группы, выход элеMsirra ИЛИ подключен к первому входу блока управления, второй вход которого является входом тактовых импульсов устройства и подключен к второму входу элемента И и к управляютетлу входу втораго регистра мшфокомаяд, выход элемента И подключен к управляющему входу первого регистра микрокоманд.

Источники информашш, принятые во внимание при экспертизе

З 1398367, кл. ( 4 А, опублик. 1975.

2.Авторское свидетельство СССР № 71777.4 кл. С| Об F 15/ОО. 1977.