Микропрограммное устройство управления Советский патент 1982 года по МПК G06F9/22 

.(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике.

Известно микропрограммное устройство управления, содержащее блоки памяти, регистры адреса, коммутаторы, триггеры/ элементы И, элементы ИЛИ 1 .

Известно устройство микропрограммного управления, содержащее триггер, регистры адреса, элементы И, блоки памяти, управляющие входы, первые и вторые выходы блоков памяти f 2 .

Недостатком известных устройств является избыток оборудования.

Цель изобретения - сокращение оборудования.

Поставленная цель достигается тем, что в микропрограммном устройстве управления, содержащем первый и второй регистры адреса, выходы которых соединены с адресными входами первого и второго блоков памяти соответственно, упра вляюадие выходы которых подключены соответственно к единичному и нулевому установочным входам триггера, прямой выход которого подключен к первому входу первого элемента И, второй вход которого подклю,чен к первому входу тактовых импуль;с6в устройства, инверсный выход к первому входу второго элемента И, второй вход которого подключен к второму входу тактовых импульсов устройства, выходы первого и второго элементов И подключены к управляющим входам первого и второго блоков памяти соответственно, выходы которых подключены к соответствующим входам

10 элементов ИЛИ группы, выходы элементов ИЛИ группы соединены с информационными входами первого и второго регистров адреса.

На чертеже приведена функциональ15ная схема устройства.

Предлагаемое устройство содержит первый и второй регистры 1 и 2 адреса, блоки 3 и 4 памяти, триггер 5, элементы И 6 и 7, первый и второй

20 входы 8 и 9 тактовых импульсов устройства, группу элементов ИЛИ 10.

Устройство работает следующим образом.

Пусть триггер 5 находится в еди25ничном, состоянии. Тогда единичный уровень на прямом выходе триггера разрешает обращение к первому блоку 3 памяти. При поступлении тактового сигнала на вход 8 устройства проис30ходит считывание информации из блока 3. Через группу элементов ИЛИ10 информация с вторых выходов блока 3 поступает на входы регистров 1 и 2 адреса. Сигнал с первого выхода первого блока 3 устанавливает триггер 5 в О. Единичный уровень, появйвшийся на инверсном выходе триггера 5, разрешает обращение к второму блоку 4, и при поступлении тактового сигнала на второй вход 9 устройства происходит считывание информации из второго блока 4. Через группу элементов ИЛИ 10 информация с вторых входов блока 4 поступает на вход регистров 1 и 2 адреса.Сигнал с первого выхода второго блока 4 устанавливает триггер 5 в единичное состояние,разрешая тем самЕдм обращение к блоку 3 и т.д.

Таким образом-, предлагаемое уст- 20 ройство позволяет упростить управля

ющую часть микропрограммного устройства управления за счет исключения коммутаторов.

Для расчета технико-экономичес- 25 кого эффекта объем оборудования ком- , мутатора примем равным объему оборудования регистра адреса, суммарный объем оборудования элементов И и триггера равным 10% объема оборудо- -, 30 вания регистра адреса, а объем оборудования группы элементов ИЛИ - 50% оборудования коммутатора, тогда объем оборудования управляющей части известного устройства равен35

Т, 2Рг+ 2Ко„+

2И + Тг. 4,1Рг,

а объем оборудования управляющей части предлагаемого устройства равен дО

Т, 2Рг +12И + T.f + ИЛИ 2,6Рг

п 1±4

.100% .lQO%

f -L

36,65%

Таким образом, предлагаемое устройство позволяет сократить объем оборудования на 36,65%.

Формула изобретения

Микропрограммное устройство управления, содержащее первый и второй регистры адреса, выходы которых соединены с адресными входами первого и второго блоков памяти соответственно, управляющие выходы которых подключены соответственно к единичному и нулевому установочным входам триггера, прямой выход которого подключен к первому входу первого элемента И, второй вход которого подключен к первому входу тактовых импульсов устройства, инверсный выход - к первому входу второго элемента И, второй вход которого подключен к второму входу тактовых импульсов устройства, выходы первого и второго элементов. И подключены к управляющим входам первого и второго блоков памяти соответственно, выходы которых подключены к соответствующим входам элементов ИЛИ группы, отличающееся тем, что, с целью сокращения оборудования, выходы элементов ИЛИ группы соединены с информационными входами первого и второго регистров адреса.

Источники информации, принятые во внимание при экспертизе

(прототип).