Устройство тактовой синхронизации Советский патент 1982 года по МПК H04L7/04 

(5Ю УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к области передачи дискретных сообщений и може быть использовано для обеспечения по элементного фазирования приемной части систем передачи. Известно устройство тактовой синх ронизации, содержащее задающий генератор и блок усреднения, а также последовательно соединенные блок управ ления, делитель частоты и фазовый дискриминатор, к второму входу которого подключен выход формирователя синхросигнала. Однако известное устройство харак теризуется большим временем фазирова ния и малой помехоустойчивостью по-., элементного фазирования. Цель изобретения - уменьшение вре мени фазирования и повышение помехоустойчивости. Указанная цель достигается тем, что в известное устройство тактовой синхронизации, содержащее задающий генератор и блок усреднения, а также последовательно соединенные блок управления, делитель частоты и фазовый дискриминатор, к второму входу которого подключен выход формирователя синхросигнала, введены блок счетных триггеров, два блока элементов совпадения и дешифратор, ко входам которого подключены выходы делителя .частоты, а выходы дешифратора подключены к первым входам блоков элементов-совпадения, к вторым |ВхЬдам. которых , подключены соответственно первый и второй выходы фазового дискриминатора, при этом выходы первого и второго блоков элементов совпадения подключены соответственно к первой и второй группам входов блока усреднения, выходы разрядов которого подключены соответственно к .суммИруюшйм и исключающим входам блока управления, к тактовым входам которого подключены выходы блока счетных триггеров, а выхо39ды блока управления подключены ко входам блока счетных триггеров. На чертеже приведена структурная элек.тричеекая схема устройства. Устройство тактовой синхронизации содержит формирователь 1 синхросигнала, фазовый дискриминатор 2, задаю щий генератор 3, делитель Л частоты, дешифратор 5, блоки 6 и 7 элементов совпадения, блок 8 усреднения, блок 9 счетных триггеров, блок 10 управле ния. Устройство работает следующим образом. С выхода задающего генератора 3 импульсы с периодом повторения через последовательно включенные чередующиеся блоки добавления и исключения импульсов (входящие в состав бло ка 10 управления) и счетные триггеры блока 9 -счетных триггеров (где импул сы подвергаются делению) поступают на вход делителя k частоты (его коэф фициент деления составляет 2т), на первом выходе котор6го формируется тактовый меандр, частота, следования которого близка к частоте телеграфирования (скорости дискретной модуляции) принимаемых элементов, сообщения, поступающих на вход формирователя 1 синхросигнала. .Формирователь 1 синхросигнала выделяет значащие элементы (фронты) принимаемых элемен тов сообщения, которые поступают на второй вход фазового дискриминатора 2. фазовый дискриминатор 2 осуществляет сравнение фазы принимаемых элементов сообщения с фазой тактового меандра (поступающего на его первый вход) и в случае их несовпадения на его выходах по каждому из фронтов мируется соответствующий корректирую щий импульс. Импульс добавления форм руется на первом выходе фазового дис риминатора 2 в случае отставания фаз тактовых импульсов по отношению к принимаемым элементам сообщения, импульс вычитания - на втором выходе фазового дискриминатора 2 в случае опережения фазы тактовых импульсов. Корректирующие импульсы добавления и вычитания поступают соответственно на вторые входы блоков 6 и 7 элементов совпадения. Дешифратор 5, анализируя состояние делителя частоты на основе импульсов, поступающих с выхода делителя k частоты, формирует на выходах тактовые импульсы, обеспе 4 чивающие разделение во времени на m частей как нулевого (зона импульсов вычитания, т.е. зона опережения), так и единичного (зона импульсов добавления, т.е. зона отставания) уровней напряжения тактового меандра. Импульсы, формируемые на выходах дешиф.ратора, воздействуют на первые входы блоков 6 и 7 элементов совпадения, вследствие чего обеспечивается временная привязка корректирующих импульсов импульсы добавления поступают на второй вход первого блока элементов совпадения, а импульсы вычитания - на второй вход второго блока элементов совпадения) к номеру соответствующей зоны отставания или оперен ения . Например, в случае отставания фазы тактовых импульсов от принимаемых элементов сообщения на малую величину корректирующий импульс добавления попадает по времени в первую из m зон отставания, вследствие чего выходной импульс формируется на первом из m выходов первого блока 6 элементов совпадения, в случае несколько большего рассогласования фаз импульс формируется на втором из выходов и т.д. Каждый из реверсивных счетчиков блока 8 усреднения осуществляет усрбднение (если число корректирующих импульсов, например, добавление поступающих на суммирующий вход каждого из реверсивных счетчиков превысит число импульсов -вычитания, поступающих на его вычитающий вход, на величину, равную коэффициенту пересчета данного реверсивного счетчика, то на выходе разряда добавления данного реверсивного счетчика формируется выходной корректирующий кмпульс добавления; для обратного соотношения входных импульсов на выходе разряда вычитания формируется выходной корректирующий импульс вычитания) корректирующих импульсов добавления и вычитания, принадлежащих по времени к определенному номеру (одному из т) зон отставания и опережения. Первый из -реверсивных счетчиков блока 8 усреднения осуществляет усреднение входных импульсов, поступающих на первые из m выходов блоков 6 и 7 элементов совпадения, а его выходные импульсы формируются на первых из m выходов блока 8 усреднения и т.д. При этом коэффициент пересчета (емкость) разных реверсивных счетчиков имеют разную величину. Выходные корректирующие импульсы добавления и вычитания по каждой из m зон опережения и вычитания воздействуют на первые и вто рые группы входов соответствующих m блоков добавления и вычитания блока 10 управления, вследствие чего изменяется число импульсов, подвергаемых делениюв (т-1) счетных триггерах блока 9 счетных триггеров. Формирова ние корректирующего импульса добавления на первом из m выходов эквивалентно поступлению с выхода задающего генератора.3 одного добавочного импульса, формирование импульса на втором из m выходов эквивалентно поступлению двух добавочных импульсо на третьем выходе четырех добавочных импульсов и т.д. Другими словами, ра ные корректирующие импульсы имеют разный удельный вес, т.е. вызывают разное по величине смещение частоты и фазы импульсов, формируемых на пер вом выходе блока 10 управления, а следовательно, и разную по величине корректировку частоты и фазы тактово го меандра, формируемого на выходе устройства (первом выходе .делителе частоты). Аналогичным образом (но в сторону увеличения не частоты, а периода следования импульсов) влияет и поступление корректрирующих импуль сов вычитания на вторые входы блока 10 управления. Конечным результатом работы устройства является формирование на выходе устройства тактового меандра синхронного и синфазного принимаемым элементам сообщения, поступающим на вход устройства. Таким образом, предлагаемое устрой ство обеспечивает уменьшение времени фазирования и повышение точности и помехоустойчивости, что обусловлено введением зависимости величины и инерционности корректирующего воздействия от величины расслогласования фазы принимаемых элементов сообщения :с фазой выходных тактовых импульсов, достигаемой вследствие разбиения фор(мируемого тактового меандра на m зон опережения на m зон отставания и введения по каждой из m зон разных (независимых от других зон) коэффициентов усреднения корректирующих импульсов и разных по величине шагов дискретизации подстройки частоты (величин корректирующих воздействий фазы, приходящих на один добавленный или исключенный корректирующий импульс) . Формула изобретения Устройство тактовой синхронизации, содержащее задающий генератор и блок усреднения, а также последовательно соединенные блок управления, делитель частоты и фазовый дискриминатор, к второму входу которого подключен выход формирователя синхросигнала, о тличающееся тем, что, с целью уменьшения времени фазирования и повышения помехоустойчивости, введены блок счетных триггеров, два блока элементов совпадения и дешифратор, к входам которого подключены выходы делителя частоты, а выходы дешифратора подключены-к первым входам блоков элементов совпадения, к вторым входам которых подключены соответственно первый и второй выходы фазового дискриминатора, при этом выходы первого и второго блоков элементов совпадения подключены соответственно к первой и второй группам входов блока усреднения, выходы разрядов которого подключены соответственно к суммирующим и исключающим входам блока управления, к тактовым входам которого подключены выходы блока счетных триггеров, а выходы блока управления подключены к входам блока счетных триггеров . Источники информации, принятые во внимание при экспертизе 1, Гуров В .С . и др. Передача дискретной информации и телеграфия. М., Связь, 197+, с. 133-137, рис. 6.9 (прототип).

Т

г

7

-/14. . ./j

IE

7V7V

Ж

/V

mJ