Резервированное запоминающее устройство Советский патент 1982 года по МПК G11C29/00 

Изобретение относится к запоминающим устройствам.

Известно резервированное запоминающее устройство, состоящее из основных и одного резервного накопителей 1.

Недостатком этого устройства является низкая надежность.

Наиболее близким техническим решением к изобретению является резервированное запоминающее устройство, содержащее канал ввода-вывода, основные накопители, избыточный накопитель, сумматор по модулю два и формирователь четности, причем выходы основных накопителей через формирователь четности соединены с избыточным накопителем 2.

Недостатком этого устройства является невозможность восстановления информации при отказе нескольких накопителей, что снижает его надежность.

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в резервированное запоминающее устройство, содержащее основные накопители, входы которых являются входами устройства и подключены к

одним яз входов формирователя сигналов четности,выходы которого соединены с входами первого резервного накопителя, и сумматор по моДулю два, введены второй и третий резервные накопители, коммутаторы, блоки свертки по модулю три, элемент И, элемент ИЛИ и буферный регистр, входы которого подключены к входам ос10новных накопителей, выходы которых соединены с первыми входами первого и .второго коммутаторов и входами третьего коммутатора и первого блока свертки по модулю три,

15 выходы которого подключены к входам второго и третьего резервных накопителей, выходы которых соединены с одними из входов схеки сравнения, выход которого П9дключен к первому

20 входу элемента И, а другой вход соединен с выходом второго блока свертки по модулю три, входы которого подключены соответственно к выходу третьего коммутатора и к выходу бу25ферного регистра и второму входу элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу сумматора по модулю два, вход кото-

30 ppj-o соединен с выходом первого коммутатора, второй вход которого подклю чен к выходу первого резервного накопителя и второму входу второго коммутатора, выход которого соедине с.другим входом формирователя сигналов четности, выходы элемента ИЛИ и схемы сравйения являются соответственно информационным и контрольны выходами устройства. На черте)-(е представлена функциональная схема предложенного устройс ва. Устройство содержит основные накопители 1-,-1„ с входами 2, первый 3, второй 3 и третий 3 резервные накопители, первый коммутатор 4, су матор 5 по модулю два, второй комму татор б, формирователь 7 сигналор четности, первый блок 8 свертк-и по модулю три, буферный регистр 9, тре тий коммутатор 10, второй блок 11 свертки по модулю три, схему 12 сравнения, элемент И 13 и элемент ИЛИ 14. Устройство работает следующим образом. Рассмотрим работу устройства, имеющего,например, п основных накопителей. Использование контроля по модулю три связано с формированием двух контрольных разрядов, имеющих веса два и один соответственно. В контрольных разрядах двоичным кодом записан вычет по модулю три контролируемого числа, образованного из одноименных разрядов, т.е. разрядов, расположенных в одном и том же месте в каждом накопителе, основных накопителей . Для получения вы чета такое двоичное число нужно разбить на пары разрядов, начиная с младшего, и сложить по модулю три, т.е. в троичной системе, не учитывая переносов, числа, записанные в каждой паре разрядов. Сформированная, таким образом, контрольная информация, записанная в одноим ных разрядах из резервных накопителей ,j позволяет при отказе двух из основных накопителей восст новить их информацию, за исключение тех случаев, когда отказало два из накопителей с четным и нечетным номерами, имеет место потеря с|динаковой информации на обоих из «Отказавших накопителей „. Для обеспечения возможности восстановления информации в атом случае вводится еще один контрольный разряд, записываемлй на третий реэ,ервный накопитель 3 и представляющий собой сумму по модулю два одноименных разрядов основных накопителей ,- 1„, имеющих нечетные номера. Третий контрольный разряд может быть сформирован как сумма по модул ва одноименных разрядов основных накопителей, имеющих четные номера. Таким образом, сочетание контроля по двум модулям (два и три) позволяет защитить систему от отказа двух из накопителей при использовании минимально-возможного количества резервных накопителей , независящего от числа основных накопителей 1 -1 . Операция вычисления данных накопителей , реализуется блоком 8, который принимает информацию из основных накопителей , формирует вычет по модулю три и передает его на запись на накопители Информация накопителя Зз вычисляется формирователем 7, при этом считанная с накопителей с четными (нечетными) номерами, информация через коммутатор 6 подается на формирователь 7, осуществляющий переразрядное сложение по модулю два принятой информации. При обновлении информации на накопителях 1-,- обновляется информа-ция и на накопителях , причем для накопителей 3-,32 она вычисляется заново по вышеописанному алгоритму формирования вычета по модулю три, а для накопителя 3 - обновление информации идет в соответствии с описанием известного устройства. В описанном устройстве восстановление информации при отказе основных накопителей , производится следующим образом. В случае работоспособности основных накопителей считывание информации с любого из них производится обычным образом, без использования данных резервных накопителей . В случае отказа одного из накопителей , информация которого использована при формировании разряда четности, при обращении на считывание с него необходимо считать одноименные разряды со всех других исправных накопителей с нечетными (четными) номерами и одноименного разряда четности с третьего резервного накопителя 3 и сложить их по модулю два. Например, при отказе накопителя Ij в устройстве, состоящем из девяти основных накопителей , процедура восстановления информации строится следующим образом: считываются одноименные разряды исправных основных накопителей 1, 1j, 7 и Ig и одноименного разряда с резервного накопителя 3, затем через коммутатор 4 считанная информация передается на сумматор 5, осуществляющий поразрядное сложение по модулю два принятой информации. Полученная сумма представляет собой восстановленную информацию накопителя Ij, через элемент ИЛИ 14 передается на выходы устройства.

В случае отказа одного из накопителей , информация которого не использовалась при образовании разряда четности, необходимо при обращении на чтение с него вычислить вычет по модулю три числа, образованного из одноименных разрядов исправных накопителей и предполагаемой информации отказавшего из накопителей , сравнить полученный вычет с исходным и в случае их несовпадения за искомую принять информацию, обратную предполагаемой. При отказе двух из накопителей 1 с четными и нечетными номераг/ш и при обращении на воспроизведение с одного из них восстановление его информации производят последовательно по двум описанным выше алгоритмам. При отказе двух из накопителей 1-|- 1 имеющих четные номера (или, что тоже самое, нечетные), и при обращении на воспроизведение с одного из них необходимо вычислить вычет по модулю три числа, образованного из одноименных разрядов исправных из накопителей 1| и пpeдпoлaгae.lыx разрядов отказавших из накопителей сравнить его с исходным вычетом и, в случае несовпадения с ним, повторить процесс вычисления вычета после коррекции предполагаемой информации отказавших накопителей до момента получения исходного вычета. Например, в системе, в которой отказал второй и восьмой из девяти основных накопителей , информация которых не используется при образова НИИ разряда четности,сначала необход МО считать информацию с исправных накопителей 1-1, -1 5- 1-, и Ig и предполагаемых двух разрядов информации из регистра 9, переданные в него по сигналу отказа со входов 2. Затем считанная информация с исправных накопителей через коммутатор 10, также как и информация из регистра 9 подается на блок 11, который формирует вычет по модулю три. Последний сравнивается схемой 12 сравнения с исходным вычетом, считанным с накопителей 3-, и 3. В случае совпадения предполагаемая информация, хранящаяся в регистре 9, принимается за искомую и элемент И 13 разрешает ее передачу по сигналу совпадения через элемент ИЛИ 14 на выходы устройства. Сигнал несовпадения поступает на входы 2, после чего происходит коррекция содержимого регистра 9, и процедура вычисления вычета по модулю три повторяется. За искомую принимается та предполагаемая информация, которая приводит

к получению вычета, равного исходному.

Технико-экономическое преимущество предложенного устройства заключается в том, что в нем обеспечивается защита от отказа нескольких оснрвных накопителей и тем саьчм пртически непрерывное его функционирование, что повышает его надежност по сравнению с известным устройство

Формула изобретения

Резервированное запоминающее устройство, содержащее основные накопители, входы которых являются входами устройства и подключены к одним из входов формирователя сигналов четности, выходы которого соединены с входами первого резервного накопителя, и сумматор по модулю два, отличающееся тем, что, с целью повышения надежности устройства, в него введены второй и третий резервные накопители, коммутаторы, блоки свертки по модулю три элемент И, элемент ИЛИ и буферный регистр, входы которого подключены входам основных накопителей, выходы которых соединены с первыми входами первого и второго коммутаторов и входами третьего коммутатора и первого блока свертки по модулю три, выходы которого подключены к входам второго И третьего резервных накопителей, выходы которых соединены с одними из входов схемы сравнения, выход которой подключен к первому входу элемента И, а другой вход соединен с выходом второго блока свертки по модулю три, входы которого подключены соответственно к выходу третьего коммутатора и к выходу буферного регистра и второму входу элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу сумматора по модулю два, вход которого соединен с выходом первого коммутатора, второй вход которого подключен к выходу первого резервного накопителя и второму входу второго коммутатора, выход которого соединен с другим входом формирователя сигналов четности, выходы элемента ИЛИ и схемы сравнения являются соответственно информационным и контрольным выходами устройства.

Источники информации, принятые во внимание при экспертизе

1.Журавлев Ю.П., Котелюк Л.А., Циклинский Н.И. Надежность и контроль ЭВМ. М., Советское радио , 1978, с. 416.

2.Патент США 366936,

кл. 340/146.1, опублик. 197S (прототип) .