Устройство дискретной обработки информации Советский патент 1982 года по МПК G06F15/00 

(5) УСТРОЙСТВО ДИСКРЕТНОЙ ОБРАБОТКИ ИНФОРМАЦИИ

Изобретение относится к автоматике и предназначено для преобразования кодовых информации и другой обработки дискретной информации вычислительных систем И комплексов. Известны устройства преобразования информации, содержащие блоки ввода-вывода, аналого-цифрового пре образователя, формирования адресов и элементов ИЛИ, а также дешифратор и арифметико-логическое устройство 1. к недостаткам известного устройства относится наличие большого количества блоков и элементов и, всле ствие этого, низкая надежновть функ ционирования . Наиболее близким техническим реш нием к предлагаемому является устр ство дискретной обработки информаци содержащее блок ввода-вывода, первая группа информационных входов юторого соединена с выходами блока аналого-цифрового преобразователя, вторая группа информационных входов подключена к выходам оперативного запоминающего устройства и первой группе информационных входов арифметико-логического устройства и группе информационных входов блока формирования адресов, управляющий вход соединен с первым выходом дешифратора, первая группа информационных выходов подключена к второй группе информационных входов арифметикологического устройства и вторая группа информационных выходов подключена к выходным шинам, а дополнитель-, ный выход -к управляющему входу блока аналого-цифрового преобразователя, один из информационных входов которого соединен с входной шиной, а другие информационные входы 11одкпючены к выходам первого блока элементов ИЛИ и информационным входам оперативного запоминающего устройства, адресные выходы которого.соединены с выходами второго блока эле ментов,ИЛИ, а управляющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с вторым выходом дешифратора, а., второй вход подключен к выходу блока управления, первая группа выходов которого соединена с одноименной группой первого блока элементов ИЛИ,в втор ая группа выходов - с первой группой входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам блока формирования адресов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства и первой группой управляющих входов арифметико-логического устройства, группа информационных выходов которого соединена с второй группой входов первого блока элементов ИЛИ 2. К недостаткам известного устройства относится низкая надежность функционирования, вызванная наличием большого количества блоков и эле ментов. Целью изобретения является повышение надежности устройства дискрет ной обработки информации. Указанная цель достигается тем. что в устройство дискретной обработки информации у содержащее блок ввоЙа-вывода, первая группа информационных входов которого соединена с вы ходами блока аналого-цифрового преобразователя, вторая группа инфор мационных входов подключена к выходам оперативного запоминающего устройства и первой группе информационных вх дов арифметико-логического устройства и группе информационных вхо дов блока формирования адресов, управляющий вход блока ввода-вывода соединен с первым выходом дешифратора, первая группа информационнных выходов блока ввода-вывода подключена к второй группе информационных входов арифметико-логического устрой ства, вторая группа информационных выходов подключена к выходным шинам а дополнительный выход - к управляющему входу блока аналого-цифрового преобразователя, один из информацион ных входов которого соединен с входной шиной, а другие информационные -входы подключены; к выходам первого Э . 4 блока элементов ИЛИ и информационным входам оперативного запоминающего устройства, адресные входы которого соединены с выходами второго блока элементов ИЛИ, а управляющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с вторым выходом дешифратора, а второй вход подключен к выходу блока управления, первая группа выходов которого соединена с одноименной группой входов первого блока элементов ИЛИ, а вторая ;группа выходов - с первой группой входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам блока формирования /адресов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства и первой группой управляющих входов арифметико-логического устройства, группа информационных выходов которого соединена с второй группой входов первого блока элементов ИЛИ, введены дополнительный блок управления, блок микропрогра 1много vnравоения, дополнительный блок элементов ИЛИ и коммутатор, информационные входы которого соединены с первой группой информационных выходов блока ввода-вывода, управляющий вход подключен к третьему выходу дешифратора, а выходы соединены с третьей группой входов первого блока элементов ИЛИ, при этом входы дешифратора подключены к второй группе выходов постоянного запоминающего устройства, третья группа выходов (которого соединена с группой управляющих вхолов блока микоопоогоаммного управления, четвертая группа выходовс группой управляющих входов дополнительного блока управления, а входы подключены к выходам дополнительного блока элементов ИЛИ, первая группа входов,которого соединены с третьей группой информационных выходов блока ввода-вывода, а вторая группа входов - с первой группой выходов блока микропрограммного управления, вторая группа выходов которого подключена к второй группе управляющих входов арифметико-логического устройства, дополнительный выход .которого соединен с управляющим входом блока микропрограммног го управления, информационные входы и управляющий вход которого соединены с выходами дополнительного блока управления, информационные входы которого подключены к выходам оп ративного запоминающего устройства, при этом вторая группа входов допол нительного блока элементов ИЛИ подключена к третьей группе информационных выходов блока ввода-вывода На чертеже представлена блок-схе ма устройства. Устройство содержит блок 1 ввода-вывода, первая группа информационных входов которого соединена с выходами блока 2 аналого-цифрового преобразователя, вторая группа информационных, входов подключена к выходам оперативного запоминающего устройства 3 и первой группе информационных входов арифметико-ло гического устройства и группе информационных входов блока 5 формирования адресов, управляющий вход соединен с первым выходом /дешифратора 6, первая группа информационных выходов подключена к второй группе информационных входов арифметико-логического устройства , вторая группа информационных выходов подключена к выходным шинам 7, а дополнительный выход - к управляющему входу блока 2 аналого-цифрого преобразователя, один из инфор мационных входов которого соединен с входной шиной 8, а другие информационные входы подключены к выходам блока Э элементов ИЛИ и информационнымВходам оператичного за поминающего устройства 3, адресные входы которого соединены с выходам ми блока 10 элементов ИЛИ,-а управляющий вход подключен к выходу элемента ИЛИ 11, первый вход которого соединен с вторым выходом дешифратора 6, а второй подключен к выходу блока 12 управления, первая груп па выходов которого соединена с одноименной группой входов блока 9 элементов ИЛИ, а вторая группа вь1хо дов - с первой группой входов блока 10 элементов ИЛИ, вторая группа входов которого подключена к выходам блока 5 формирования адресо управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства 13 и первой группой управляющих входов арифметико-логического устройства k, группа информационных выходов которого соединена с второй группой входов блока 9 элементов ИЛИ; коммутатор 1 .информационные входы которого соединены с первой группой информационных выходов блока 1 ввода-вывода, управляющий вход подключен к третьему выходу дешифратора., а выходы соединены с третьей группой входов блока 9 элементов ИЛИ; входы дешифратора 6 подключены к второй группе выходов постоянного запоминающего устройства 13, третья группа выходов которого соединена с группой управляющих входов блока 15 микропрограммного управления, четвертая группа выходов - с группой управляющих входов дополнительного блока 16 управления, а входы подключены к выходам блока 17 элементов ИЛИ,- первая группа входов которого соединена с третьей группой информационных выходов блока 1 ввода-вывода, а вторая группа входов - г. первой группой выходов блока 15 микропрограммного управления, вторая группа выходов которого подключена к второй группе управляющих входов арифметико-логического устройства k, дополнительный вход которого соединен с управляющим входом блока 15 . микропрограммного управления, информационные входы и управляющий вход которого соединены с выходами дополнитёльного блока 16 управления, ин формационные входы которого подключены к выходам оперативного запоминающего устройства 3. Устройство работает следующим образом. В исходном состоянии дополнительный блок 16 управления воздействует на блок 15 микропрограммного управления через информационные и управляющую шины, который выдает адрес, по которому с постоянного за- поминающего устройства 13 считывается микрокоманда. По этой микрокоманде блок 5 формирования адресов согласно входной информации формирует через блок 10 элементов ИЛИ начальный адрес программы для оперативного запоминающего устройства. Информация, с помощью которой формируется начальный адрес программы блоком 5 формирования адресов, считывается с оперативного запоминающего устройства 3, с блока 12 управления по набранному на нем адресу по второй группе выходов через блок 10 элементов ИЛИ. На следующем такте

считанная с оперативного запоминающего устройства 3 информация согласно применяемой системе команд внутреннего математического обеспечения несет информацию о виде (коде) операции , поэтому дополнительный блок 16 управления через управляю щий и информационный выход с помощью блока 15-микропрограммного управления через блок 17 элементов ИЛИ выдает начальный адрес соответствующей микропрограммы на вход постоянного запоминающего устройства 13. На следующем такте дополнительный блок 16 управления снимает управление на блок 15 микропрограммного управления и уже не участвует в формировании новых адресов микрокоманда Новые адреса микрокоманд формирует блок 15 микропрограммного управления согласно управляйще.му входу с постовянного запоминающего устройства 13 которая является частью считанной микрокоманды. Остальные части (поля) микрокоманды подаются на блок 5 формирования адресов, арифметикологического устройства 4, дешифраTOD 6 и 1ополни,тельный блок 16 упоавления.

В соответствии с колом опеоации в полях микрокоманды записана такая инфоомаиия, что с помошью вышеперечисленных блоков в устройстве организуется соответствующий вычислитель} ый процесс. Так, например, аоифметйко-логическое устоойство ПРОВОДИТ арифметические и логические опера-, ции над первой и второй группой входов и выдает результаты, бпок, формирования адресов формирует адреса, дешифратор организует режимыввода-йывода, канала прямого доступа к памяти, записи чтения в оперативном запоминающем устройстве, дополнительный блок управления осуществляет управление блоком микропрограммного управления, блок микрьпрограммного управления формирует новый адрес микрокоманды.

После выполнения в устройстве микропрограммы, соответствующей команде, с блока 13 постоянного запоминающего устройства поступает управление на дополнительный блок 16 управления, который, выдавая управляющий сигнал на блок 15 микропрограммного управления, подготавливает .устройство для выполнения новой ко манды (т.е. по считанной из one

|ративн6го запоминающего устройства 3 новой команды блок 12 управления, аналогично вышеуказанному, через блок 15 микропрограммного управления формирует новый, начальный адрес соответствующей микропрограммы).

При организации канала прямого доступа к памяти по первой группе управляющих входов арифметико-логи|Ческое устройство k выключает выхо|ды, а по управлению с дешифратора 6 .включается коммутатор 1, который коммутирует входную информацию с блока 1 ввода-вывода через блок 9 элементов ИЛИ на вход сЛперативного запоминающего устройства 3. В этом режиме адрес для оперативного запоминающего устройства 3 формируется следующим образом: по третьему управляющему выходу блока 1 ввода-вывода через блок 1 элементов ИЛИ для постоянного запоминающего устройства 13 формируется адрес микрокоманды, считывая которую блок 5 формирования адресов по управляющи и информационным входам формирует адрес.

В режиме ввода для преобразования входного аналогового сигнала в цифровую при выполнении соответствующей команды арифметико-логическое устройство 4 выдает через блок 9 группу элементов ИЛИ на вход лока 2 аналого-цифрового преобразователя информацию от 001 до . Процесс преобразования производится по методу, подобному время-импульсному.

Первым тактом арифметико-логическое устройство l выдает на блок 2 аналого-цифровбго преобразователя информацию 001(,, котораяв блоке 2 аналого-цифрового преобразователя через цифро-аналоговый преобразователь на компараторе сравнивается с входной информац-ией. На втором такте через дешифратор 6 по управляющей шине организуется в блоке 1 ввода-вывода режим ввода. В этом режиме результат сравнения в блоке аналого-цифророго сравнения через блок 1 ввода-вывода подается на второй информационный вход арифметико-логического устройства , который микропрограммно по первому управляющему входу производит анализ результата. Если анализ показывает, что число 001 равнозначно входной информации на блоке 2 аналого-цифрового преобразователя, то преобразование прекращается, формируется новый адрес и устройство 4 переходит на выполнение новой команды. Если анализ показывает неравнозначность, то арифметико-логическое устройство выдает информацию O02.g и процесс преобразования продолжается аналогично вышеописанному. С помощью блока 12 управления во можен ручной набор адреса и информа ции для оперативного запоминающего устройства 3 с соответствующей орга низацией режимов чтения и записи. Таким образом, введение в устрой ство дополнительного блока управления, блока микропрограммного управления, дополнительного блока элементов ИЛИ и коммутатора, а также новых конструктивных связей позволило значительно упростить схему ус ройства и тем самым повысить надежность его функционирования по сравнению с известными. Формула изобретения Устройство дискретной обработки информации, содержащее блок вводавывода, первая группа информационны входов которого соединена с выходами блока аналого-цифрового преобразователя, вторая группа информаци онных входов лодкпючена к выходам оперативного запоминающего устройст ва и первой группе информационных входов арифметико-логического устро ства и группе информационных входов блока формирования адресов, управля ющий вход блока ввода-вывода соединен с первым выходом дешифратора, первая группа информационных выходо I блока ввода-вывода подключена к вто рой группе информационных входов арифметико-логического устройства, вторая группа информационных выходов подключена к выходным шинам, а дополнительный выход - к управляющему входу блока аналого-цифрового преобразователя, один из информационных входов которого соединен с входной шиной, а другие информационные входы подключены к выходам первого блока элементов ИЛИ и информационным входам оперативного запоминающего устройства, адресные входы которого соединены с выходами 7 10 . второго блока элементов ИЛИ, а управляющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с вторым выходом дешифратора, а второй вход подключен к выходу блока управления, первая группа ВЫХОДОВ которого соединена с одноименной группой входов первого блока элементов ИЛИ, а вторая группа выходов - с первой группой входов второго блока элементов ИЛИ, вторая группа входов котсчэого подключена к выходам блока формирования адресов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства,и первой группой управляющих входов арифметико-логического устройства, группа информационных выходов которого соединена с второй группой входов первого блока элементов ИЛИ, о т личающее.ся тем, что с целью повышения надежности, введены дополнительный блок управления, блок микропрограммного управления , дополнительный блок элементов ИЛИ и коммутатор, информационные входы которого соединены с первой группой информационных выходов блока ввода-вывода, управляющий вход подключен к третьему выходу дешифратора, а выходы соединены с третьей группой входов первога- блока элементов ИЛИ, при этом входы дешифратора подключены к второй группе выходов постоянного .запоминающего устройства, третья группа выходов которого соединена с группой управляющих входов блока микропрог- , раммного управления, четвертая группа выходов - с группой управляющих входов дополнительного блока управления, а входы подключены к выходам дополнительного блока элементов ИЛИ, первая группа входов которого соединена с третьей группой информационных выходов блока ввода-вывода, а вторая группа входов - с первой группой выходов блока микропрограммного управления, вторая группа выходов которого подключена к второй группе управляющих входов арифметико-логического устройства, дополнительный выход которого соединен с управляющим входом блока микропрограммного управленияi информационные входы и управляющий вход которого соединены с выходами дополнительного блока управления, информационные входы которого подключены к выходам oneративного запоминающего устройства,Источники информации,

при этом вторая группа входов допол- принятые во внимание при экспертизе нительного блока элементов ИЛИ под-1. Патент Великобритании

ключена к третьей группе и1нфор-Vf 1423409, кл. G4A, 04.02.76.

мационных выходов блока ввода-вы-$ 2. Патент США ff 4099223, вОАЗ-кл. 364-200, 04.07.78 (прототип).

97641 7