Сумматор в коде "М из N Советский патент 1982 года по МПК G06F7/49 

(5) СУММАТОР В КОДЕ М ИЗ N

1

Устройство относится к вычислительной технике и предназначено для сложения чисел, представленных в коде И из N.

Известен сумматор, работающий в пятерично-двоичном коде, содержащий первую и вторую группы входов для ппдачи первой и второй групп параллельных сигналов, представляющих десятичные цифры в соответствии с нормальной числовой формой записи. Преобразующее устройство состоит -из большого числа злементов И и ИЛИ и осуществляет преобразование сигналов с первой и второй групп входов из двоично-десятичной системы -в пятерично-двоичную. Матрица сумматора, содержащая емкостные элементы для селективной связи выходов элементов И и ИЛИ, предназначена для получения сигналов суммы 1 .

. Недостатком данного устройства является большое количество обррудо- вания.

Известен десятичный двухразрядный сумматор в коде 2 из 5, содержащий блок местного управления, преобразователи кодов операндов младшего и старшего разрядов, матрицы сложения младшего и старшего разрядов, блок коррекции младшего и старшего , разрядов, блоки переносов младшего и старшего разрядов соответственно, ши(ч}атор младшего разряда, блоки вы10дачи старшего разряда суммы С2,

Недостатком указанного сумматора является малое быстродействие.

Наиболее близким к предлагаемому является двухразрядный сумматор в

15 коде М из N, младший разряд которого содержит блок выдачи суммы, шифратор,блрк контроля, матрицу сложения, блок переноса, причем выходы блока выдачи суммы соединены с выход20ными шнами устройства, первый и второй выходы блока контроля соединены с первым и вторым входами блока выдачи суммы соответственно, выходы шиф 3 ратора соединены с третьей группой входов блока выдачи суммы, первая и вторая группы входов матрицы сложения соединены с входными шинами устройства, первая и вторая группы входов блока контроля соединены с входными шинами, выходы матрицы сложения соединены с входами шифратора и блока переноса, выходы блока переноса соединены с выходными, шинами устройства 3. Недостатком известного сумматора является невысокое быстродействие вследствие необходимости прохождения входных сигналов последовательно через три блока до образования кодового слова результата на выходных шинах устройства. Цель изобретения - повышение быстродействия сумматора в коде М из из N. Поставленная цель достигается тем что в сумматоре в коде М из N, содержащем матрицу сложения, блок контроля и блок выдачи суммы, причем первая и вторая группы входов матрицы сложения соединены соответственно с шинами первого и второго слагаемых устройства, первая и вторая гру пы входов блока контроля соединены соответственно с первой и второй шинами контроля устройства, а первый и второй выходы блока контроля подключены соответственно к первому и второму управляющим входам блока выдачи суммы, выходы которого являются группой выходов суммы устройства первая группа выходов матрицы сложения соединена с первой группой информационных входов блока выдачи сум мы, а вторая группа выходов матрицы сложения является группой выходов переноса устройства, причем матрида сложения состоит из многовходовых элементов И, имеющих по Мч-1 идентич ных, но гальванически независимых вы ходов, i-е выходы элементов И матри цы сложения (t.4 i М), которые соот ветствуют одинаковым разрядам кодовых слов результатов, содержащим единицы, соединены с соответствующими i-ми выходами первой группы выходов матрицы сложения, (М+1)-е выходы элементов И матрицы сложения которые соответствуют одинаковым пе реносам 8 старший разряд, соединены С соответётвущйми выходами второй группы выходов матрицы сложения. 1 На фиг. 1 представлена блок-схема сумматора в коде М из на фиг, 2 - схема матрицы сложения для кода 2 и 4 при основании системы счисления р. Устройство ..содержит блок 1 выдачи суммы, матрицу 2 сложения и блок 3 контроля. Выходы блока 1 соединены с выходами суммы Ц, первый и второй выходы блока 3 соединены с первым и вторым управляющими входами блока 1 соответственно, первая .группа выходов блока 2 соединена с первой группой информационных входов .блока 1, первая и вторая группы входов блока 2 соединены с шинами 5 и 6 первого и второго слагаемых устройства, первая и вторая группы входов блока 3 соединены с шинами 7 и 8 контроля устройства, вторая группа выходов блока 2 является группой выходов переноса 9 устройства. Устройство также содержит элемент И 1 О. Блок 1 выдачи суммы представляет собой группу из N трехвходовых элементов И, где N - количество разрядов кодового слова Входы каждого элемента И подключены к соответствующим входам блока 1. Выходы элементов И являются выходами блока 1 . 1-4. . Матрица 2 сложения представляет собой матрицу многовходовых элементов И, Количество входов элемента М равно 2 М, Входы элементов И матрицы 2 соединены с определенными шинами кодов слагаемых согласно выбранному алфавиту. Шины кодов слагаемых соединены с входами матрицы 2, Каждый элемент И матрицы 2 имеет по М+1 идентичных, но гальванически независимых выходов. Такой элемент может -представлять, например, группу из М+1 многоэмиттерных транзисторов, i-e выходы элементов И матрицы 2 (1 i Н), которые соответствуют одинаковым разрядам кодовых слов результатов, содержащим едийицы, соединены шинами с соответствующими 1-ми выходами первой группы выходов матрицы 2, образуя при этом так называемый проводной шифратор в коде М из N, В качестве примера на фиг. 2 показана коммутация выходов элементов И матрицы 2, позволяющая получить на выходах первой группы выходов этого блока сигналы, соответ.ствующие следующему алфавиту: 0-0011, 1-0101, 2-1001, 3-ОПО, где 0-й разряд кодового слова крайний справа. М+1-е выходы элементов И матрицы 2, которые соответствуют одинаковым переносам в старший разряд, соединены шинами с соответствующими (по или П1) выходами второй группы выходов матрицы 2. Значения слагаемых , которые в виде кодовых слов поступают на входы элементов И, находящихся на пересечении соответствующих координат, приведены в ква ратных скобках (сами входы не показаны) . Блок 3 контроля представляет собой схему контроля для кода М из N (полный дешифратор или пороговую схему), на входы которой подаются кодовые слова, представляющие собой обратные коды слагаемых. Устройство работает следующим об разом. Слагаемые в коде М из N поступают на матрицу 2 сложения. Одновре менно обратные коды слагаемых посту пают на блок 3 контроле. Появление нескомпенсированной ошибки приводит или к появлению сигналов на выходах сразу нескольких элементов И матрицы 2 сложения, или к отсутствию си|- налов на их выходах, В первом случа отсутствует разрешающий сигнал на в ходе соответствующей схемы контроля (входящей в состав блока 3 кон-ьроля В обоих случаях на выходах сумматора сигналы результата отсутствуют. Если в кодовых словах слагаемых длиной N будет точно М .единиц, то с выходов матрицы 2 сложения сигналы поступают на соответствующи входы первой группы информационных входов блока 1 выдачи суммы, одновременно на первый и второй управля ющие входы этого блока поступают сигналы с выходов блока 3 контроля, С выходов блока 1 выдачи суммы сигналы, соответствующие результату (закодированному матрицей 2 сложения в коде М из N) сложения, поступают на выходы суммы устройств Рассмотрим работу матрицы, изображенной на фиг. 2, на конкретном примере. При сложении чисел 1 (код 0101) и 2 1код 1001) срабатывает, например, элемент 10. Сигналы с выходов этого элемента поступают на выходы первой группы выходов матрицы сложения, соответствующие 1-му и 2-му разрядам кодового слова суммы в данном разряде, и на выход второй группы выходов матрицы сложения, соответствующий переносу нуля в разряд. Положительный эффект от внедрения предлагаемого устройства заключается в повышении быстродействия, так как в данном устройстве сигналы до получения результата сложения проходят через два блока, а в прототипе через три блока. Формула изобретения Сумматор в коде М из N, содержащий матрицу сложения, блок контроля и блок выдачи суммы, причем первая и вторая группы входов матрицы сложения соединены соответственно с шинами первого и второго слагаемых устройства, первая и вторая группы входов блока контроля соединены соответственно с первой и второй шинами контроля устройства, а первый и второй выходы блока контроля подключены соответственно к первому и второму управляющим входам блока выдачи суммы, выходы которого являются группой выходов суммы устройства, отличающийся тем, что, с целью повышения быстродействия сумматора, первая группа выходов . матрицы сложения соединена с первой группой информационных входов блока выдачи суммы,..а вторая группа выходов матрицы сложения является группой выходов переноса устройства, причем матрица сложения состоит из многовходовых элементов И, имеющих по Hfl идентичных, но гальванически независимых выходов, i-e выходы элементов И матрицы сложения (1 i М) , которые соответствуют одинаковым разрядам кодовых слов результатов, содержащим единицы, соединены с соответствующими i-ми выходами первой группы выходов матрицы сложения, (М+1)-е выходы элементов И матрицы сложения, которые соответствуют одинаковым .переносам в старший разряд, соединены с соот- , ветствующими выходами второй группы Л выходов матрицы сложения.

Источники информации, принятые во внимa eгпpи экспертизе

U Патент США (Р ЗЗОВгв, кп« 235-17t опублик, 1971.

(прототип).

t/ef

(Pu,l