Сумматор в коде "М из N Советский патент 1982 года по МПК G06F7/49 

(54) СУММАТОР В КОДЕ М ИЗ N

Изобретение относится к вычислительной технике и предназначено для выполнения арифметических операций с числами, представленными в коде из N, где N - количество позиций в кодовом слове; М - количество едини в кодовом слове. Известен двухразрядный сумматор в коде 2 из 5, содержащий местное уст ройство управл ения, преобразователи ко дов операндов, матрицы элементов И, блоки коррекции/ блоки переноса, шифратор младшего разряда и блоки выдачи старшего разряда суммы 1 . Недостатком этого устройства является низкое быстродействие, вследстзи преобразования кодов операндов перед подачей их на матрицы элементов И, прохождения сигналов,соответствующих по-г лусумме через двухступенчатый блок выдачи результата, состоящий из шифраторов и схем выдачи разряда сумма, а также низкого быстродействия самой матрицы элементов И. Известно также устройство для суммирования чиселj представленных в коде 1 из 10, содержащее матрицу сложения и матрицу сложения переносов 2 Недостатком этого устройства является отсутствие контроля за выполнением а Я1фметических операций Кроме того оно не предназначено для выполнения этих операций с числами,представленными в коде М из N при MVl, так как указанных вьиае блоков и связей между ними недостаточно для устранения недопустимых гальванических связей между отдельными элементами. входящими в состав блоков (связей, которые возникают при использовании кода М из N, где М 2 1) , Наиболее Слизким к изобретению является дву фаэрядный сумматор в коде М из N, старший разряд которого содержит сложения, блок переносаг ши аторы, блок контроля и блоки выдачи результата, причем две . группы входов матрицы сложения соедщнены со входными шинами устройства, выходы матрицы сложения соединены со входами блока переноса и шифраторов, выходы блока переноса соединены с выходными шинами устройства,выходы шифраторов соединены с первыми группами входов соответствующих блоков выдачи результата, две группы входов блока контроля соединены со входными устройства, выходы блока контроля соединены со вторыми группами входов блоков выдачи результата. третьи входы блоков выдачи результата соединены с соответствующими входами группы входов устройства, а вь ходы этих блоков являются выходами устройства 33 . Недостатками этого устройства являются сравнительно невысокое быстро действие из-за необходимости прохождения сигналов, соответствующих полу суммам (с выходов матрицы сложения), через двухступенчатый блок вьадачи ре зультата, а также сравнительно сложная структура этого блока. Цель изобретения - повьлиение быст родействия сумматора в коде М из N Поставленная цель достигается тем, что сумматор в коде М из N, содержащий матрицу сложения, группы входов первого и второго слагаемых которой подключены соответственно к.первой и второй шинам слагаемых устройства, и дешифратор контроля, первая и вторая группы входов которого подключены соответственно к первой и второй шинам контроля устройства, содержит выходную матрицу многовходовых элементов И, группа ин формационных входов которой соединена с группой информационных выходов матрицы сложения,а первый и второй управляющие входы выходной матрицы многовходовых элементов И соединены с первымуи вторым выходами дешифрато ра контроля соответственно, первый и второй входы переноса выходной матрицы многовходовнх элементов И подключены соответственно к первому и второму входам переноса из младшего разряда устройства, и блок коммутации, группа информационных входов которого соединена соответственно с выходами группы информационных выходов матрицы сложения, соответствующими не зависящим от переноса позициям кодового слоя результата, а пер вый и второй управляющие входы блока коммутации соединены с первым и вторым выходами дешифратора контроля соответственно, причем группа выходов переноса матрицы сложения подклю чена к шине переноса в старший разря устройства, информационные выходы выходной матрицы многовходовых элеме тов И и информационные выходы блока коммутации подключены к шине устройства, выходная матрица много- : входовых элементов Н содержит многовходовые элементы И, которяле соответ ствуют зависящим от переноса позиция кодового слова результата, причем пе вые входы многовходовых элементов И являются информационными входами выходной матрицы многовходовых элементов И, вторые и третьи входы многовходовых элементов И подключены соот ветственно к первому и второму управ ляющим входам выходной матрицы много входовых элементов И, четвертые входы многовходовых элементов И, соответствующих единичным переносам из младшего разряда, подключены к первому входу переноса выходной матрицы многовходовых элементов И, четвертые входы многовходовых элементов И,соответствующих нулевым переносам из младшего разряда, подключены ко второму входу переноса выходной матрицы многовходовых элементов и. На фиг. 1 представлена блок-схема сумматора в коде М из N на фиг.2 и 3 - схема выходной матрицы. Устройство содержит матрицу 1 сложения, дешифратор 2 контроля, выходную матрицу многовходовых элементов И 3 и блок 4 коммутации. Группы входов первого и второго слагаекых блока 1 подключены к первой и второй шинам слагаелых 5, 6 устройства, группа информационных входов блока 3 соединена с группой информационных выходов 6JroKa 1, первый и второй управляющий входы блока 3 соединены с первым и вторымвыходами блока 2 соответственно,группа выходов переноса блока 1 подключена к шине переноса в старший разряд 7 устройства, первая и вторё1Я группы входов блока 2 подключены к первой и второй шинам контроля 8 и 9 устройства, группа входов переноса блока 3 подключена к шине переноса из младшего разряда устройства 10, группа информационных входов 4 соединена с выходами группы информационных выходов матрицы сложения, соответствугацими независящими от переноса позициям кодового слова результата, а первый и второй управляющие входы блока 4 подключены к первому и второго выходам блока 2 соответственно, информационные выходы блоков 3 и 4 подключены к шинам cyMNfj 11 устройства. Блок 1 представляет собой матрицу многовходовых элементов И, каждый из которых имеет по два гальванически независи1и«х выхода З. Количество входов каждого элемента И равно 2М. Входы элементов И блока соединены с шинами кодов операндов ,- согласно выбранному алфавиту. Шины кодов операндов соединены со входами слагаемых блока. Шины, объединяющие первые выходы элементов, соответствующих одинаковым значениям полусуммы, соединены с группой информационных выходов блока. Шины, объединяющие вторые выходы элементов, соответствующих одинаковым переносам в старший разряд, соединены с группой выходов переноса блока. Блок 3 представляет собой прямоугольную Матрицу многовходовых элементов И 12 (фиг. 2), где Z. сигналы, соответствующие переносу из

младшего разряда нуля и единицы сх ответственно; UKOWB, Unompa сигналы контроля; Со,,, С,, и Cp.,/2- сигналы, соответствующие полусуммам равным 0; i (1 ) и р-1 соответственно, где р - основание системы счисления. Матрица содержит только те многовходовые элементы И/ которые соответствуют (N - В - Т)-м позициям кодового слова результата, где 8 - номера позиций этого слова, зависящие от переноса из младшего разряда (О g i N). Если принять алфавит, в котором кодовые слова, соответствующие любым двум соседним (в алфавите) цифрам, отличсштся друг от друга только О(пной позицией (по уровням напряжений в них) , то выходна$1 матрица имеет минимальные размеры: 2 р, каждый вход такой матрицы соединен только с .одной координатной шиной ее. Если принят алфавит, в котором различия между кодовыми словами, соответству1ацими соседним цифрам максимальны, то выходная матрица имеет также мгжсимальные размераt 3 х р. Калсдый элемент И соединен с одним из входов (в соответствии с выбранным кодированием) первой группы входов, со вторым третьим входами и одним из входов группы входов переноса блока. Выхош элементов блока, соответствующих одимаковым позициям кодового слова результата, соединены вы:{одными диагональными шинами с информационными шяходами блока.

Блок 2 представляет собой схему контроля для кода м из N (полный Дгаиифратор или пороговая схема),на входы которой подаются кодовые слова противоположные операндам.

Блок 4 представляет собой группу трехвходовых элементов И. Первый вход каждого такого элемента соединен с соответствующим входом труппы информационных вхбдов, а второй и третий в.ходы - с первым и вторым управляющими входс1ми блока. Выходы элементов И подключены к информационным выходам блока. Блок содержит только те элементы, KOToi ie соответствуют независящим от переноса познциям кодового слова результата. Если принят алфавит, в котором кодовые слова, соответствунадие любым соседним цифрам, отличаются друг от друга только одной позицией, то блок содержит р элементов И, Если принят алфавит, в котором различия между кодовыми словами соответствунжими соседним цифрам максимальны, то блок содержит р/2 элементов И.

Предлагаемое устройство работает следующим образом.

Операнды в коде М из W поступают на группы входов первого и второго слагаемых матрицы 1 сложения.Одно.временно, Сигналы, соответствующие обратным кодгш операндов, поступают на входы дешифратора 2 контроля.Появление нескомпенсированной сшибки приводит или к появлению сигналов на выходах сразу нескольких элементов Я матрицы.сложения, или к отсутствию . сигналов на их выходах. В первом случае будет отсутствовать сигнал (или оба сигнала) на выходе (или на обоих выходах) д оифратора 2 Контроля. В обоих случаях яа выходах группы выходов 11 устройства сигналы будут отсутствовать. Если в кодовых словах операндов длиной N будет точно Н единиц, сигнал с одного из выходов первой группы выходов матрицы 1 сложения и сигналы с обоих выходов дешифратора

. 2 контроля поступают на соответств щие управляющие выходной матрицы многовходовых элементов И 3 и блока 4 коммутации. Одновременно, сигнгш с одного из выходов группы выходов переноса матрицы 1 сложения поступит на шину переноса в старший разряд 7 устройства, а по одной из шин переноса, из, младшего разряда 10 устройства сигнал, соответствуюишй переносу нуля или единицы из младшего разряда, поступает на вход группы входов переноса выходной матрицы 3. После этого, срабатывает один или группа (не бо- . лее М) элементов И выходной матрицы 3, ; выходов цохорах сигналы поступают на шину суммы 11 устройства.В блоке 4 ксммутации, в то же время, или срабатывает соответствующее число элементов И и сигналы с их выходов поступают на ыину суммы 11 устройст1ва, или(в зависимости от принятого

алфавита) це срабатывает ни один элемент. .

Рассмотрим пример построения и функционирования устройства для кода 2 из 4 при р 6. Принимаем алфавит: О - ООН 3-0110

4- lOlOj

1- OlQlj

2- lOOij

5- 1100,

где нулевая позиция - крайняя справа.

Выходная матрица многовходовых элементов И.12, в этом случае, содержит 16 элементов И 13-28 (фиг. 3), а блок коммутаций - 4 элемента И. Выходы элементов последнего блока, на которые подаются сигналы С, С},ли С.4,/г 1рРединены с 0-оЙ 0-ой, 1-ой и .3-ей(по позиций кодового слова результата) пганами выходной группы шин устройства соответственно.

При сложении, например, чисел 1 и 3, с учетом переноса О из младшего разряда на соответствующих входах выходной матрицы появятся сигналы

C4.il: 0 Kompi комтр2 в результате чего, сработает элемент Н 27 и сигнал с его выхода поступит в выходную шину устройства, соответствующую - 1-ofl позиции кодового слова результата. В то же время, на соответствующие входы блока 4 коммутации поступают сигналы , UKOHIIJ H результате чего срабатывает элемент И и сигнал с его выхода поступит в выходную ишну устройства, соответствующую 3-ей позиции кодовогооЛова результата. Положительный эффект от внедрения устройства заключается в повышении быстродействия в 1,5 раза, так как в устройстве сигналы до окончательного формирования результата операции последовательно проходят через два блока, а в устройстве, принятом в качестве прототипа - через три блока, и в сокращении номенклатуры логических элементов до минимально возможного количества (применяются только элемент И, логические функции ИЛИ реализуются, так называемыми, проводными ИЛИ).1

Формула изобретения

Сумматор в коде М из N, содержащий матрицу сложения, группы входов первого и второго слагаемых которой подключены соответственно к первой и второй шинам слагаемых устройства, и дешифратор контроля, первая и вторая группы входов которого подключены соответственнок первой . и второй шинам контроля устройства, отличающийся тем, что, с целью повышения быстродействия сумматора, он содержит выходную матрицу многовходовых элементов И,группа информационных входов которой соединена с группой информационных выходов матрицы сложения, а первый и второй управляющие входы выходной матрицы многовходовых элементов И соединены с первым и зторыгл выходами дешифратора контроля соответственно, первый и второй входы переноса выходной матрицы многовходовых элементов И подключены соответственно к первому и второму входам переноса из младшего разряда устройства, и блок коммутации, группа информационных входов которого соединена соответственно с выходами группы информационных выходов матрицы сложения, соответствующими не зависящим

от переноса позициям кодового результата, а первый и второй управляющие входы блока коммутации соединены с первым и вторым выходами дешифра- тора контроля соответственно, причем

группа выходов переноса матрицы сложения подключена к шине переноса в старший разряд устройства, информации онные выходы выходной матрицы многовходовых элементов И и информгщионные

выходы блока коммутации подключены к шине суммы устройства, выход1;ая матрица многовходовых элементов И содержит многовходовые элементы И, которые соответствуют зависящим от переноса

позициям кодового слова результата, причем первые входы многовходовых элементов. И являются информационными входами выходной матрицы многовходоиых элементов И, вторые и третьи входы многовходовых элементов И подключены соответственно к первому и второму управлякхцим входам выходной матрицы многовходовых элементов И, четвертые входы многовходовых элементов И,

соответствующих единичным переносам из младшего разряда, подключены к первому входу переноса выходной матрицы многовходовых элементов И, четвертые входы многовходовых элементов

И, соответствующих нулевым переносам

из младшего разряда, подключены ко второму входу переноса выходной матрицы многовходовых элементов И.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР 259480, кл. G Об F 7/50, 1966.

кл. G 06 F 7/49, 1978 (прототип). 4. Оранский A.M. Аппаратные методы в цифровой вычислительной технике, БГУ, им. В.И.Ленина, 1977, с.29.

v

rsJ « -4 11

чГпЧтпЧ

N

Hfl

/2

fконтр, 1 Т

у i. j I контр. 2

Cfjt

f Л«./

12

«

inr

-(/Д

Л,.5

ik

$

L.

шл

Шл

3

22

.1 ift TTf TTF JN Ml ТГГ

Мг ,12 Гг//2 G,//2 Tjj// Г/,)гД ;//2

id

w

17

ШХШ

r

26

Щ TTLJT

«.J.