Буферное логическое ТТЛ устройство Советский патент 1983 года по МПК H03K19/00 

(54) БУФЕРНОЕ ЛОГИЧЕСКОЕ ТТЛ-УСТРОЙСТВО

Изобретение относится к импульс.ной и вычислительной технике и авто.матике, а именно к буферным ТТЛ-устройствам, реализующим функцию инверсий и тавтологии и предназначенным для использования в счетных и управляющих ЭВМ, в системах сбора и обработки информации, в различных системах контроля и управления, в сх&лах памяти и т.д

. Известны логические буферные ТТЛ-устройства, осуществляющие функ-ции инверсии и тавтологии l.

Такие устройства обычно выполняют в виде двух последовательно включенных ТТЛ-инверторов, обладают небольшим быстродействием и постоянно потребляют мощность.

Наиболее близким к предлагаемому по технической сущности является буферное устройство, отключающееся в пассивном режиме при помощи ключа от шины Земля , содержащее ключ, отключающий устройство от шины Земля , входного и выходного каскадов, последний содержит блок инверсии и блок тавтологии, причем блок тавтологии содержит первый транзистор, база которого подключена к выходу входного каскада, коллектор подключен к базе второго транзистора и через резистор к источнику напряжения 2.

Однако устройство обладает низ- , КИМ быстродействием и помехоустойчивостью.

Цель изобретения - повышение помехоустойчивости буферного логического ТТЛ-устройства.

10

Поставленная цель достигается тем, что буферное логическое ТТЛустройство, содержащее ключ, B5foднoй транзистор, эмиттер которого соединен с входной шиной, база через, зистйр - с шиной питания, коллектор с базой промежуточного транзистора, коллектор которого соединен с базами первого и второго транзисторов и через резистор с шиной питания,

20 коллектор первого транзистора соединен с первой выходной шиной, коллектор второго транзистора соединен с базой третьего транзистора и через резистор - с шиной питания,

25 коллектор третьего транзистора соединен с второй выходной шиной, эмиттеры первого, второго и третьего транзисторов подключены к аноду диода, катод которого соединен че30 рез ключ с общей шиной и.через ре,эистор - с шиной питания, дополнительно содержит диод и ключ, причем эмиттер промежуточного транзистора соединен с анодом дополнительного диода, катод которого соединен через параллельно подключенные резистор и дополнительный KJ|ro4 с общей шиной.

На чертеже изображена электрическая схема предлагаемого логического устройства.

Эмиттер транзистора 1 является входом логического устройства. Ваза транзистора 1 через резистор 2 соединена с шиной 3 питания. База транзистора 1 соединена также с анодом диода 4, катод которого соединен с анодом диода 5. Катод диода 5 сое.динен с анодом диода 6, катод которого соединен с анодом диода 7, катод которого соединен с общей шиной. Коллектор транзистора 1 соединен с базой транзистора 9, а также через резистор 10 соединен с общей шиной. Эмиттер транзистора 9 соединен с анодом диода И, катод которого соединен с ключом 12, а также через резистор 13 - с общей шиной 8. Второй конец ключа 12 соединен с общей шиной8. Коллектор транзистора 9 соединен через резистор 14 с шиной 3 питания, а также соединен с базами транзисторов 15 и 16. Коллектор транзистора 16 является выходом устройства, реализующим функцию тавтологии. Эмиттер транзистора 16 соединен с анодом диода 17. Коллектор транзистора 15 соединен через резистор 18 с шиной 3 питания и через резистор 19 - с общей шинсай 8, а также с базой транзистора 20, Эмиттер транзистора 15 и эмиттер транзистора 20 соединены с эмиттером транзистора 16, Коллектор транзистора 20 является выходом устройства, реализующим функцию инверсии. Катод диода 17 соединен с ключом 21, а также соединен с базой двухэмиттерного транзистора 22 и через резистор 23 - с шиной 3 питания. Второй конец ключа 21 соединен с общей ши- . ной 8. Первый эмиттер транзистора 22 соединен о коллектором транзистора 16, второй - с коллектором транзистора 20, коллектор транзистора 22 соединен с шиной 3 питания.Коллек- тор транзистора 20 соединен через резистор 24 с шиной 3 питания, Коллектор транзистора 16 соединен через резистор 25 с шиной 3 питания.

Устройство работает следующим образом.

Потенциал катода диода 11 близок к потенциалу общей шины S при разомкнутых ключах 12 и 21 и при единичном сигнале на входе устройства определяется потенциалом на базе транзистора 1, который ограничен

диодной цепью (диоды 4 - 7). Транзистор 9 при разомкнутых ключах 12 и 21 и единичном сигнале на входе устройства находится на границе проводящего состояния и состояния

отсечки и пропускает незначительный ток.ограниченный.резистором 13 большой величины поэтому после включения ключей 12 и 21 транзистор 9 сразу переходит в проводящее состояние,

o в отличие от транзисторов 15 и 16, к оторые при разомкнутых ключах 12 и 21 находятся в состоянии отсечки, так как потенциал на.катоде диода 17 равен потенциалу шины 3 питания,

5 Потенциал на коллекторе транзистора 9 и соответственно потенциалы на ба- . зах транзисторов .15 и 16 начинают уменьшаться. Вследствие этого транзисторы 15 и 16 остаются в состояНИИ отсечки, несмотря на уменьшение

потенциала на их эмиттерах, а транзистор 20 переходит в проводящее состояние. Резисторы 18 и 19 представляют из себя делитель напряжения и при разомкнутых ключах 12 и 21 обеспечивают потенциал на базе транзистора 20 меньший, чем потенциал на базе транзистора 15. Поэтому при нулевом сигнале на входе устройства после замыкания ключей 12 и 21 тран0 зистор 9 остается в состоянии отсечки, а в nepBSTO очередь в проводящее состояние переходят транзисторы .15 и 16. Вследствие этого потенциал на коллекторе транзистора 15 и соот5 ветственно на базе транзистора 20 уменьшается-и транзистор 20 остается в состоянии отсечки, несмотря на уменьшение потенциала .на его эмиттере. Резисторы 24 и 25 обеспечивают

0 выходной ток единичного выходного сигналу. Транзистор 22 обеспечивает большой выходной ток после выключе,ния ключей 12 и 21, необходимый для зарядки большой емкости нагрузки.

5 Резистор 10 уменьшает потенциал базы транзистора 9 при единичном входном сигнале, повышение которого обусловлено емкостными токами после выклю. чения ключей 12 и 21.

Формула изобретения

Буферное логическое ТТЛ-устройство, содержащее ключ, входной транзистор, эмиттер которого соединен с входной шиной, база через резистор - с шиной питания, коллектор с базой промежуточмого транзистора, коллектор которого соединен с база60 ми первого и второго транзисторов и через резистор с шиной питания, коллектор первого транзистора соединен с первой в юсодной шиной, коллектор второго транзистора соединен

65 с базой третьего транзистора и через.

.резистор - с шиной питания, коллектор третьего транэигстора соединен с второй выходной шиной, эмиттеЕял первого, второго и третьего транзисторов подключены к аноду диода, катод которого соединен через ключ с общей шиной и через резистор с ШИНОЙ питания, о т л и ч а ю щ ее с я тем, что, с целью увеличения помехоустойчивости, оно дополнительно содеряпнт диод и ключ, причем эмиттер промежуточного транзистора соединен с анодсм дополнительного

диода, катсщ которого соединен через параллельно подключенные резистор и дополнительный ключ с общей .ЕОЙНОЙ .

, Источники информации, - принятые во внимание при экспертизе

2.Патент Франции 2373124, кл. G 11 С 17/06, 1979. ,