Вычислительное устройство Советский патент 1983 года по МПК G06F7/544 

(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к демонстт рационным и проверочным вычислительным устройствам и может быть использовано при изучении теории чисел.

Известны .программные средства палнения разложения на простые множители, реализуемые с помощью уни.версапьных вычислительных машин, что требует значительных затрат машинного времени и нецелесообразно для процесса обучения ( 1 и 2 J.

Наиболее близким к предлагаемому по технической сущности является вычислительное устройство, предназначенное для извлечения квадратного корня и выполняющее частную задачу более общей задачи разложения чисел н простые множители. Устройство содержит генератор импульсов, триггер, две группы элементов И, два счетчика, неуправляемый делитель частоты, блок управления, управляемый делитель частоты, состоящий из регистра памяти, разрядные выходы которого че.рез элементы И третьей группы под ключены к разрядным входам третьего счетчика, причем выход генератора подключен к счетному входу триггера и входу неуправляемого делителя частоты, выход которого подключен к счетному

, 2

входу третьего счетчика, выход которого является выходом устройства и подключен к первому входу блока управления, второй вход которого

5 подключен к источнику частотно-импульсной последовательности, первый выход блока управления подключен к вторым, входам элементов И третьей группы, второй выход - к управляюще-.

10 му входу регистра памяти, третий выход - к установочному входу второго счетчика, четвертыйвыход блока управления подключен к первьли входам элементов И второй группы,

15 вторые входы которых подключены соответственно к разрядным выходам второго счетчика, а выходы - к разрядным входам регистра памяти соответственно, пятый и шестой выходы

20 блока управления подключены к установочным входам первого счетчик.а и триггера соответственно, выход триггера подк.пючен к счетному входу первого счетчика, выход которого

25 подключен к первым входам элементов li первой группы, к входу установки триггера,к счетному входу второго счетчика, разрядные выходы которого через элементы И первой группы подключенены к

30 разрядным входам первого счетчика СТГОднако устройство-прототип не позволяет рептть общей задачи разложения числа на простые илножители.

Цель изобретения - расширение области применения устройс ва за счет реализации операции разложения числа на простые множители.

Поставленная цель достигается тем, что вычислительное устройство, содержащее генератор импульсов, первый триггер, три счетчика, три группы элементов И, элемент памяти, причем единичные разрядные входы первого счетчика соединены соответственно с выходами элементов И первой группы, первые входы которых соединены соответственно с нулевыми разрядными входами второго счетчика, единичные разрядные выходы которого подключены соответственно к первым входам элементов И второй группы выходы которых соединены .соответственно с информационными входами элемента памяти,.содержит четвертый и пятый счетчики, второй триггер, пять элементов И, два элемента ИЛИ, пять элементов задержки, шину запуска, причем выход генератора импульсов соединен с первыми входами и второго элементов И, вторые Ъходы которых подключены соответственно к единичным выходам первого и второг триггеров, единичные входы которых соединены с шиной запуска, единичный вьлход второго триггера соединен с первым входом третьего элемента ..И, второй вход которого через первый элемент задержки соединен с первыми входами первого и второго элементов 1ШИ, четвертого и пятого элементов И, счетным входом дорого счетчика, выходом третьего счетчика, входом установки третьего счетчика и входом второго элемента задержки, выход которого подключен к входу разрешения считывания элемента памяти, информационные выходы которого соединены-соответственно с единичными разрядными входами третьего счетчика, счетный вход которого соединен с выходом первого элемента Н и счетным входом первого счетчика, разрядные выходы которого являются выходами второго сомножителя устройства, а выход соединен ..с вторыми входами второго элемента ИЛИ и пятого элемента И, выход которого соединен с входом установки элемента памяти, нулевым входом первого триггера и через третий элемент задержки с вторыми входами, элементов И второй группы, выход второго элемента ИЛИ соединен с входом установки, первого счетчика, через четвертый элемент задержки с вторыми входами элементов и первой группы, вы-ход второго элемента И соединен со счетным входом четвертого счетчика, нулевые разрядные

входы которого соединены соответствено с выходами элементов И .третьей группы, первые входы которых соединены соответственно с единичными разряными выходами пятого счетчика, счетный вход которого соединен с выходом третьего элемента И, а нулевые разрядные выходы являются выходами первого сомножителя устройства, выхо четвертого счетчика соединен с вторыми входами четвертого элемента И и первого элемента ИЛИ, выход которого соединен с установочным входом четвертого счетчика и через пятый элемент задержки - с вторыми входами элементов и третьей группы, выход четвертого элемента И соединен с нулевым входом второго триггера.

На чертеже представлена схема устройства.

Устройство содержит генератор импульсов 1, первый и второй триггеры 2 и 3, элементы И первой 4, второй 5 и третьей 6 групп, первый 7, второй 8, третий 9, четвертый 10, пятый 11 счетчики/ элементы И 12-16 элементы -ИЛИ 17 и 18, элемент памяти 19, элементы задержки 20-24.

Устройство работает следующим образом.

В исходном состоянии триггеры 2 и 3- обнулены и, следовательно, импулсы от генератора 1 в устройство не поступают. Счетчик 10 в исходном состоянии имеет коэффициент пересчета, равный двум, что достигается занесением двоичного кода двух и организацией счетчика как вычитающего сустановкой разрядов в единицу, счетчик 11 вычитающий в исходном состоянии содержит обратный код двух. Счетчик 9 суммирующий и содержит в исходном состоянии дополнительный код числа т, подлежащего разложению, заносящийся также в элемент памяти 19, счетчик 8. вычитающий и содержит дополнительный код числа т. Счетчик 7 вычитающий и содержит прямой код т-1.

При подаче на шияу запуска сигнала триггеры устанавливаются в единичное состояние и импульсы от генератора 1 через элементы И 12 и 13 поступают на счетчики 7, 9 и 10. На выход счетчика 10 появляется каждый второй импульс с восстановлением его содержимого .выходным импульсом, свидетельствующим о нулевом содержании счетчика, проходящим через элемент ИЛИ 17 на вход установки разрядов счетчика в единицу и вызывающим занесение кода двух со счетчика 11 в счетчик 10 через элементы И 6. На выходе счетчика 9 импульс переполнения появляется через .т тактовых импульсов с восстановлением содержимого счетчика импульсом переполнения с его выхода через элемент задержки 21 из элемента памяти 19. В случае если m четное, то импуль сы счетчиков 9 и 10 совпадают по . времени И через элемент И 15 триггер 3 устанавливается в нулевое состояние, тактовые импульсы не поступают на вход счетчика 10, на выходах счёт чика 11 появляется первый сомножитель При нечетном m совпадения импульсов не происходит и импульсом-(С выхода счет чика 9через элемент задержки 20, элемент И 14 в счетчике 11 устанавли вается число три, которое через открытые элементы И 6 заносится в счет чик 10. После чего процесс повторяется до выделения первого сомножителя, как это описано выше. Аналогично осуществляется поиск второго сомножителя,-в каждом цикле счетчик 8 переводится в новое состо ние вычитанием из него единицы импульсом переполнения с выхода счетчИка 9 и перезаписью нового значения через элементы И 4 в счетчик 7, управляемый импульсот с выхода счет чика 9 через .элегдант ИЛИ 18, Процес заканчивается при совпадении импуль сов переполнения на выходах счетчи ков 7 и 9, в этом случае импульс с выхода элемента Н 16 устанавливает триггер 2 в нулевоесостояние, на вь1ходах счетчика 7 появляется второ сомножитель. Кроме того, со счетчи- ка 8 через элементы И 5 в обнуленный элемент памяти 19 и далее в сче чик 9 заносится дополнительный код второго сомножителя. После подачи .управляющего сигнгша в следующем цикле на шину запуска продолжается поиск следукицих сомножителей, однако из исходного числа исключается первый простой множитель. Процесс вычисления заканчивается, когда пер вый сомнояуитель становится больше второго. В случае их- совпадения фик сируется значение квадратного корня из числа т. Данное устройство позволяет регаи общую задачу разложения на простые множители,, таким образом обладает по сравнению с прототипом более шир кой областью применения. Формула изобретения Вычислительное устройство, содер жащее три счетчика, три группы элементов И, генератор импульсов, первый триггер, элемент памяги, причем единичные разрядные входы первого счетчика соединены соответственно с выходами элементов И первой группы, первые входы которых соединены соответственно с нулевыми разрядными входами второго счетчика, единичные разрядные выходы- которого подключены соответственно к первым входам элементов И второй группы, выходы которых соединены соответственно с информационными входами элемента памяти, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей за счет реализации операции разложения на простые множители, устройство содер- . 5КИТ четвертый и пятый счетчики, триггер, пять элементов И, дйа элемента ИЛИ,, пять элементов задержки, шину запуска, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к единичным выходам первого и второго триггеров, единичные входы которых соединены с шиной запуска, единичный выход втсфого триггера соединен с первым входом третьего элемента И, второй вход которого через первый элемент задержки соединен с первыми входами первого и второго элемейтов ИЛИ, четвертого и пятого элементов и, счетным входом второго счетчика, выходом третьего счетчика, входом установки третьего счетчика и входом второго элемента задержки, шлход которого подключен к входу разрешения считывания элемента памяти, информационные выходь которого соединены соответственно с единичными разрядными входами третьего счетчика, счетный вход которого соедииен с выходом первого элемента И и счетным входом первого счетчика, разрядные выходы которого являются выходами второго сомножителя устройства, а выход соединен с вторьфди входами второго элемента ИЛИ и пятого элемента И, выход которого соединен с входом установки элемента памяти, нулевым входом первого триггера и через третий элемент задержки с вторыми входами элементов И второй группы, выход второго элемента ИЛИ соединен с входом установки первого счетчика, через четвертый элемент задержки с вторыми входами элементов И первой группы, выход второго элемента И соединен со счетным.входом четвертого счетчика, нулевые разрядные входы которого соединены соответ ственно с выходами элементов И третьей группы, первые входы которых соединены соответственно с единичными разрядными выходами пятого счетчика, счетный вход ко.торого соединен с выходом третьего элемента И, а нулевые разрядные выходы являются выходами первого сомножителя устройства, выход четвертого счетчика соединен- с вторыми- входами четвертого элемента И и первого элемента ИЛИ, выход которого соединен с входом установки четвертого счетчика и через пятый элемент задержки - с вторыми входами элементов И третьей группы, выход четбер

тбго элемента И соединен с нулевым входом второго триггера.

Источники информации, принятые во внимание при экспертизе 1. Виноградов И.М. Основы теории чисел. М. Наука 1972, с. 19-20.

2.Кнут Д. Искусство программирования для ЦВМ. Т. II, М., Мир, 1976, с. 409-420.

3.Авторское свидетельство СССР 605212, кл. 006F 7/38, 1976

(прототип).