УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ АЗИМУТАЛЬНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ Российский патент 1996 года по МПК G06F17/15 

Изобретение относится к вычислительной технике и может быть использовано для вычисления функции корреляции входной сигнальной информации с опорной функцией (ОФ) в спутниках типа "АЛМАЗ" (Россия), ERS-1 (Европа), JERS-1 (Япония), RADARSAT (Канада), SIR-A (США), для самолетов типа AWACS и JSTARS, а также в медицине в томографии и ультразвуковом зондировании, и в геологии.

Известно устройство для вычисления азимутальной корреляционной функции, содержащее блок управления, а также группу блоков памяти, соединенных с вычислителем азимутальной корреляционной функции. Недостатком этого устройства является то, что оно не учитывает эффект миграции по дальности, что не позволяет получать высокое разрешение. Устройство также не позволяет вести параллельную обработку входной информации. Кроме того, опорные функции хранятся в блоке памяти, а это приводит к необходимости передавать большие объемы информации при смене набора опорных функций.

Известно также устройство для вычисления азимутальной корреляционной функции, содержащее блок управления, узел двумерной памяти, источник опорных функций и узел вычисления точечных корреляционных функций. Это устройство учитывает миграции по дальности, однако не позволяет выбирать отсчеты в соответствии с различными кривыми миграции по дальности для различных по оси дальности точек изображения. Это обстоятельство не позволяет получать высокое разрешение. Кроме того, использование блока памяти для хранения опорных функций приводит к необходимости передавать большие объемы информации при смене набора опорных функций.

Предлагаемое устройство для вычисления азимутальной корреляционной функции позволяет устранить указанные недостатки и получить технический результат, выражающийся в повышении разрешающей способности, а также в сведении к минимуму времени обработки входной информации и весогабаритных параметров при прочих равных условиях.

Это достигается тем, что устройство для вычисления азимутальной корреляционной функции включает блок управления, узел двумерной памяти, источник опорных функций и узел вычисления точечных корреляционных функций, при этом узел двумерной памяти состоит из группы (M+N) блоков памяти, где М число азимутальных последовательностей отсчетов, формирующих в двумерной сетке отсчетов группу соседних по оси дальности ломаных линий, имеющих излом при одних и тех же координатах азимутальной оси; N число сдвигов на отсчет по оси дальности группы азимутальных последовательностей отсчетов, соответствующее изменению дальности при изменении азимутальной координаты в матрице результатов, и блока циклических сдвиговых регистров, источник опорных функций состоит из матрицы (g,h)-х генераторов опорных функций, где g 1.G, G число опорных функций, необходимых для формирования результатов, имеющих одну и ту же азимутальную координату; h 1.Н, Н число генераторов опорных функций, необходимых для вычисления опорных функций при формировании результатов, имеющих одну и ту же координату по дальности, и матрицы (g,h)-х групп арифметических блоков, и узел вычисления точечных корреляцилнных функций состоит из матрицы (i, j)-х корреляторов, где i 1.M, j 1.A, A число соседних по оси азимута результатов, формируемых с использованием одной и той же группы соседних по оси дальности азимутальных последовательностей отсчетов, и группы блоков сдвиговых регистров, при этом информационные входы блоков памяти группы подключены к информационному входу устройства, первый и второй адресные выходы блока управления соединены с одноименными адресными входами блоков памяти группы, входы выбора адреса блоков памяти группы подключены к группе выходов выбора адреса блока управления соответственно, выходы блоков памяти группы соединены с соответствующими информационными входами блока циклических сдвиговых регистров, вход управления сдвигом которого подключен к выходу управления сдвигом блока управления, выход каждого (g,h)-го генератора опорных функций соединен со входами l-х арифметических блоков каждой (g, h)-й группы, где l 1.L, L число опорных функций, вычисляемых при помощи добавок к одной и той же общей части, f-й информационный вход (где f 1.M+N) каждого блока сдвиговых регистров группы соединен с f-м выходом блока циклических сдвиговых регистров узла двумерной памяти, входы управления сдвигом блоков сдвиговых регистров группы соединены с группой выходов управления сдвигом блока управления, i-й выход a-го блока сдвиговых регистров, где: a 1.N, подключен к первым входам (i,b)-х корреляторов, где b (a-1)xK+1.a x K, K A/(N+1) с округлением в сторону большего целого, выход l-го арифметическго блока (g,h)-й группы соединен с вторыми входами (с,d)-х корреляторов, где с (g-1)xF+1. gxF, F число соседних по оси дальности корреляторов, получающих одни и те же значения опорных функций, d (h-1)x L.hxL, выходы корреляторов соединены с выходом устройства.

На фиг. 1 схематично представлена "ломаная полоса" выбора отсчетов принимаемых сигналов в соответствии с эффектом миграции по дальности в системе координат азимут/дальность; на фиг. 2 схема идеальных последовательностей отсчетов принимаемых сигналов для формирования соседних по оси азимута точек изображения; на фиг.3 схема единой последовательности отсчетов принимаемых сигналов для формирования соседних по оси азимута точек изображения; на фиг. 4 схема наложения идеальных последовательностей отсчетов принимаемых сигналов для формирования соседних по оси азимута точек изображения; на фиг.5 структурная схема устройства для вычисления азимутальной корреляционной функции; на фиг.6 структурная схема узла двумерной памяти; на фиг.7 структурная схема (1,1)-го генератора опорных функций, (1,1)-й группы арифметических блоков и соединенной с ней части матрицы корреляторов; на фиг.8 структурная схема узла вычисления точечных корреляционных функций; на фиг. 9 схема соответствия последовательности отсчетов блокам памяти.

Изобретение базируется на нескольких фундаментальных предпосылках: во-первых, это возможность использования многопроцессорной матричной структуры для снижения времени обработки входной информации. Во-вторых, это возможность учета эффекта миграции по дальности, позволяющая повысить разрешающую способность получаемого изображения. В-третьих, это возможность создания бортового варианта устройства для вычисления азимутальной корреляционной функции вследствие снижения аппаратных затрат. Это основывается на следующих принципах:
выборе отсчетов принимаемого сигнала из входного двумерного массива в пределах "ломаной полосы", имеющей постоянную ширину и учитывающей миграцию по дальности; использовании одной и той же последовательности отсчетов для формирования нескольких соседних по оси азимута точек изображения; использовании одной и той же опорной функции для формирования нескольких соседних по оси дальности точек изображения; вычислении опорных функций нескольких соседних по оси азимута точек изображения при помощи корректирующих добавок к опорной функции одной центральной точки.

Для этого, в частности, используемая в предложенном устройстве многопроцессорная матричная структура должна иметь максимальные размеры по дальности и азимуту. В этой связи возникает необходимость подавать отсчеты принимаемого сигнала в многопроцессорную матричную структуру с учетом эффекта миграции по дальности, возникающей при взаимном движении носителя РСА и точки на местности и описываемой в системе координат азимут/дальность кривой миграции (линии миграции по дальности), представленной на фиг.1, где изображено положение отсчетов принимаемого сигнала на двумерной сетке (матрице отсчетов), сформированной линиями постоянной дальности и постоянного азимута, отстоящим друг от друга на величину дискрета. Отсчеты принимаемого сигнала расположены в точках пересечения этих линий. Для обработки выбирают отсчет принимаемого сигнала, ближайший к линии миграции по дальности. Для каждой точки изображения существует своя линия миграции по дальности (кривые линии на фиг.1) и последовательность отсчетов ("ломаные линии" на фиг.1). В соответствии с изобретением, для точек, соответствующих кривым миграции по дальности, "ломаные линии" выбора отсчетов принимаемых сигналов имеют "изломы" при одних и тех же координатах азимутальной оси, и отсчеты принимаемых сигналов находятся внутри "ломаной полосы" (на фиг.1 она заштрихована), имеющей постоянную ширину, формируемую в каждом азимутальном положении М соседними по оси дальности отсчетами принимаемых сигналов.

Оптимальным для вычисления на этапе обработки взаимно корреляционной функции (Y) принимаемого и опорного сигналов РСА для l-й точки в строке изображения является соотношение:
Y_l=Z(l)m

t(l)m (1) где Z(l)m m-й отсчет принимаемого сигнала при обработке l-й точки в строке изображения;
t(l)m отсчет опорного сигнала l-й точки изображения.

В этом случае при формировании взаимно корреляционной функции для каждой точки в строке изображения из матрицы отсчетов (см.фиг.1) выбирают свою последовательность отсчетов принимаемых сигналов. Так для формирования взаимно корреляционной функции точки В (см.фиг.2) используют последовательность отсчетов для точки В, а для формирования взаимно корреляционной функции точки С последовательность отсчетов для точки С. При этом следует иметь в виду, что линия миграции по дальности, изображенная на фиг.1, представляет собой начало (левый край) последовательности для точки В (см.фиг.2).

Для формирования взаимно корреляционной функции для нескольких точек в строке изображения (см.фиг.3), например точек В, D, C, в изобретении используют единую (одну и ту же) последовательность отсчетов принимаемых сигналов, т. е. соответствующую центральной точке в строке изображения (точке D). В предлагаемом изобретении это достигается с помощью многопроцессорной матричной структуры, использующей для формирования нескольких соседних по оси азимута точек изображения одну "ломаную полосу" выбора отсчетов принимаемых сигналов, взаимно корреляционная функция рассчитывается из соотношения:
Y_l=Z_mt(l)m

где Z_m m-й отсчет принимаемого сигнала при обработке каждой точки в строке изображения;
При этом каждая "ломаная линия", образующая в совокупности "ломаную полосу" выбора отсчетов принимаемых сигналов, служит для получения соседних по оси азимута точек изображения по отношению к центральной в этой строке.

При вычислении взаимно корреляционной функции по соотношению (2) получают погрешность ( Δ ) по сравнению с вычислением такой же функции из соотношения (4), которая не превышает значения для такого рода погрешностей, определенных в ТЗ для конкретной задачи:
Δ (3) где EI, JP отсчеты создающие погрешность (см.фиг.4);
EJ последовательность отсчетов для получения точки B;
Погрешность Δ для опытного образца, созданного на основе данного изобретения, техническим заданием установлена не более 5% При величине апертуры 2000 и количестве соседних одновременно обрабатываемых по единой последовательности точек 64 эта погрешность не превышает 3,2% т.е. допускаемую.

Одна и та же последовательность принимаемых сигналов имеет предел использования, за которым увеличение многопроцессорной матричной структуры в направлении азимута приводит на краях апертуры к сдвигу на строку соседних по оси дальности отсчетов. При дальнейшем увеличении многопроцессорной матричной структуры в направлении азимута величина сдвига увеличивается. Для компенсации этого эффекта ширину ломаной полосы" увеличивают на величину этого сдвига (N) и в изобретение вводят сдвиговые структуры.

Устройство для вычисления азимутальной корреляционной функции содержит блок управления 1 (см.фиг.5), который, в частности, может быть выполнен в виде ПЗУ, узел двумерной памяти 2, источник опорных функций 3 и узел вычисления точечных корреляционных функций 4.

Узел двумерной памяти 2 (см.фиг.6) состоит из группы f-х блоков памяти 5-f, где f 1.M+N, M число азимутальных последовательностей отсчетов, формирующих в двумерной сетке отсчетов группу соседних по оси дальности ломаных линий, имеющих излом при одних и тех же координатах азимутальной оси, N число сдвигов на отсчет по оси дальности группы азимутальных последовательностей отсчетов, соответствующие изменению дальности при изменении азимутальной координаты в матрице результатов, и блока циклических сдвиговых регистров 6.

Источник опорных функций 3 (см.фиг.7) состоит из матрицы (g,h)-х генераторов опорных функций 7-g-h, где g 1.G, G число опорных функций, необходимых для формирования результатов, имеющих одну и ту же азимутальную координату, h 1.H, Н число генераторов опорных функций, необходимых для вычисления опорных функций при формировании результатов, имеющих одну и ту же координату по дальности, и матрицы (g,h)-х групп l-х арифметических блоков 8-l-(g-h), где l 1.L, L число опорных функций, вычисляемых при помощи добавок к одной и той же общей части.

Каждый арифметический блок выполняет операцию: f(X) KO(X) + K1 X + K2 X, где KO(X) начальное значение, задаваемое генератором опорных функций, K1, K2 коэффициенты полинома (на фиг. 7 показаны (1,1)-я группа арифметических блоков и (1,1)-й генератор), и узел вычисления точечных корреляционных функций 4 (см.фиг.8) состоит из матрицы (i,j)-х корреляторов 9-i-j, где i 1. M, j 1.A, A число соседних по оси азимута результатов, формируемых с использованием одной и той же группы соседних по оси дальности азимутальных последовательностей отсчетов, и группы a-x блоков сдвиговых регистров 10-а, где a 1.N+1.

При этом информационные входы 11-f блоков памяти 5-f группы подключены к инофрмационному входу 11 устройства, первый адресный выход 12 блока управления 1 соединен с первыми адресными входами 13-f блоков памяти 5-f группы, второй адресный выход 14 блока управления 1 соединен со вторыми адресными входами 15-f блоков памяти 5-f группы, входы выбора адреса 16-f блоков памяти 5-f группы подключены к группе f-х выходов выбора адреса 17-f блока управления 1 соответственно, выходы 18-f блоков памяти 5-f группы соединены с соответствующими информационными входами 19-f блока циклических сдвиговых регистров 6, вход управления сдвигом 20 которого подключен к выходу 21 управления сдвигом блока управления 1, выход 22-g-h каждого (g,h)-го генератора опорных функций 7-g-h соединен с входами 23-1-(g-h).23-L-(g-h), l-x арифметических блоков 8-l-(g-h) каждой (g,h)-й группы, f-й информационный вход 24-a-f каждого блока сдвиговых регистров 10-a группы соединен с f-м выходом 25-f блока циклических сдвиговых регистров 6 узла двумерной памяти 2, входы управления сдвигом 26-a a-х блоков сдвиговых регистpов 10-a группы соединены с группой a-х выходов 27-a управления сдвигом блока управления 1, i-й выход 28-a-i a-го блока сдвиговых регистров 10-а подключен к первым входам 29-i-b (i, b)-х корреляторов 9-i-b, где b (a-1)x K+1.a x K, K A/(N+1) с округлением в сторону большего целого, выход 30-l-(g-h) l-го арифметического блока 8-l-(g-h)-й группы соединен с вторыми входами 31-c-d (c,d)-х корреляторов 9-с-d, где с (g-1) x F+1.g x F, F число соседних по оси дальности корреляторов, получающих одни и те же значения опорных функций, d (h-1) x L.h x L, выходы 32-i-j корреляторов 9-i-j соединены с выходом 33 устройства.

Предлагаемое устройство для вычисления азимутальной корреляционной функции работает следующим образом.

Процесс записи: последовательно поступающие отсчеты принимаемого сигнала подают в узел двумерной памяти 2 (см.фиг.5) по следующей схеме: первый отсчет на информационный вход 11-1 первого блока памяти 5-1 (фиг.6), второй отсчет на информационный вход 11-2 второго блока памяти 5-2 и т.д. Последовательность блоков памяти 5-1.5-(M+N) при записи отсчетов имеет цилиндрический характер: ((M+N)+1)-й отсчет записывают снова в первый блок памяти 5-1, но по второму адресу, ((M+N)+2-й отсчет записывают во второй блок памяти 5-2, тоже по второму адресу и т.д. Всякий раз, когда последовательность достигает (M+N)-го блока памяти 5-(M+N), цикл повторяется, начиная с первого блока памяти 5-1. Во время процесса записи активным может являться любой из двух адресов, подаваемых на адресные входы 13-f либо 15-f блоков памяти 5-1. 5-(M+N) с адресных выходов 12 и 14 блока управления 1. Когда последовательность записи достигает наибольшего адреса блоков памяти 5-1.5-(M+N), запись начинают производить снова с первого адреса, при этом ранее записанная информация затирается.

Процесс считывания: когда в результате процесса записи в блоках памяти 5-1.5-(M+N) накапливается информация о принимаемых сигналах, количество которых равно размеру апертуры, тогда одновременно с процессом записи начинают осуществлять процесс считывания. Для обеспечения выбора отсчетов в пределах "ломаной полосы" постоянной ширины в узел двумерной памяти 2 введены блоки памяти 5-f, имеющие два адресных входа 13-f и 15-f, и вход 16-f выбора адреса, и блок 6 циклических сдвиговых регистров.

Итак, любые (M+N) соседние по оси дальности отсчеты принимаемого сигнала записаны в двух соседних адресах блоков памяти 5-f таким образом, что занимают в общем случае промежуточное положение между наборами отсчетов, записанными по меньшему и большему из адресов. Для формирования "ломаной полосы", учитывающей миграцию по дальности, из первых нескольких блоков памяти 5-1. 5-Х отсчеты выбирают по большему из адресов, а из остальных блоков памяти 5-(X+1).5-(M+N) по меньшему из адресов, Для этого с второго адресного выхода 14 блока управления 1 больший адрес подают на вторые адресные входы 15-f блоков двумерной памяти 5-f, меньший адрес с первого адресного выхода 12 на первые адресные входы 13-f блоков двумерной памяти 5-f, а на входы выбора адреса 16-1.16-Х подают с выходов выбора адреса 17-1.17-f блока управления значение, соответствующее выбору вторых адресных входов 15-1.15-Х, и на входы выбора адреса 16-(Х+1).16-(M+N) значение, соответствующее выбору первых адресных входов 13-(X+1).13-(M+N).

Например, при М 5, N 2 (см.фиг.9) и, следовательно, при количестве блоков памяти, равном семи, соседние отсчеты первого принимаемого сигнала с порядковыми номерами с 31-го по 37-й принадлежат к наборам отсчетов, записанным по адресам "5" и "6". При этом 31-й отсчет записан в блоке памяти 5-3 по адресу "5", 32-й отсчет в блоке памяти 5-4 по адресу "5", и т.д. 35-й отсчет в блоке памяти 5-7 по адресу "5", 36-й отсчет в блоке памяти 5-1 по адpесу "6", а 37-й отсчет в блоке памяти 5-2 по адресу "6". Для выбора 31 37-го отсчетов из блоков памяти на вторые адресные входы 15-f подают адрес "6", на первые адресные входы 13-f подают адрес "5". При этом на входы выбора адреса 16-3.16-7 подают с выходов выбора адреса 17-3.17-7 значение, соответствующее выбору адресных входов 13-3.13-7 первого адреса, а на входы выбора адреса 16-1 и 16-2 с выходов выбора адреса 17-1 и 17-7 подают значение, соответствующее выбору адресных входов 15-1 и 15-2 второго адреса. В результате на выходе 18-1 первого блока памяти 5-1 получают 36-й отсчет, на выходе 18-2 блока памяти 5-2 получают 37-й отсчет, на выходе 18-3 блока памяти 5-3 соответственно 31-й отсчет и т.д. на выходе 18-7 блока памяти 5-7 35-й отсчет.

Для восстановления естественного порядка следования отсчетов внутри набора отсчеты с выходов 18-1.18-7 поступают на информационные входы 19-1.19-7 блока циклических сдвиговых регистров 6. На вход управления сдвигом 20 с выхода 21 управления сдвигом блока управления 1 подают значение, соответствующее циклическому сдвигу на "2". В результате циклического сдвига на "2" на выходе 25-1 получают 31-й отсчет, на выходе 25-2 32-й отсчет, и т.д. на выходе 25-7 соответственно 37-й отсчет в естественном порядке расположения отсчетов вдоль оси дальности. С выходов 25-1.25-7 блока циклических сдвиговых регистров 6 отсчеты 31.37-й поступают на информационные входы 24-а-1. 24-a-7 а-х блоков сдвиговых регистров 10-а узла вычисления точечных корреляционных функций 4 (см.фиг.5).

Таким образом, для М=5 и N=2 31-й отсчет поступает на входы 24-1-1.24-3-1 блоков сдвиговых регистров 10-1.10-3 (см.фиг.8); 32-й отсчет поступает на входы 24-1-2. 24-3-2 блоков сдвиговых регистров 10-1,10-3,37-й отсчет поступает на входы 24-1-7.24-3-7 блоков сдвиговых регистров 10-1.10-3. В случае наклона кривых миграции по дальности, когда каждой группе b-х столбцов в матрице корреляторов необходимо выдать свой набор отсчетов, на вход управления сдвигом 26-1 с выхода управления сдвигом 27-1 подают значение, соответствующее нулевому сдвигу, в результате чего на выходы 28-1-1.28-1-5 блока сдвиговых регистров 10-1 поступят отсчеты с 31-го по 35-й, на вход управления сдвигом 26-2 с выхода управления сдвигом 27-2 подают значение, соответствующее сдвигу на "1", в результате чего на выходы 28-2-1.28-2-5 блока сдвиговых регистров 10-2 поступят отсчеты с 32-го по 36-й, и на вход управления сдвигом 26-3 с выхода управления сдвигом 27-3 подают значение, соответствующее сдвигу на "2", в результате чего на выходы 28-3-1.28-3-5 блока сдвиговых регистров 10-3 поступят отсчеты с 33-го по 37-й. Отсчеты с выходов 28-а-1. 28-а-5 блока сдвиговых регистров 10-а поступают на первые входы 29-i-b корреляторов 9-i-b группы b-х столбцов, где a меняется от 1 до 3, b от 1 до K.

Одновременно арифметические блоки 8-l-(g-h) каждой (g,h)-й группы источника опорных функций 3 (см.фиг.1), получая исходные значения с выходов 22-g-h, рассчитывают значения опорных функций, которые поступают с l-х выходов 30-l-(g-h) арифметических блоков 9-l-(g-h) (см.фиг.7) на вторые входы 31-c-d корреляторов 9-c-d (см. 7,8). Каждый коррелятор 9-c-d (см.фиг.8), получив отсчеты принимаемого сигнала, количество которых равно размеру апертуры, по первым входам 29-i-j и опорные функции по вторым входам 31-i-j формирует свое значение азимутальной корреляционной функции, поступающее через выходы 32-i-j корреляторов 9-i-j на выход 33 устройства.

Описываемое устройство (опытный образец) с января 1992 года работает в НПО Машиностроение в рамках проекта "АЛМАЗ" и предназначено для выполнения функции корреляции входной сигнальной информации с опорной функцией. Изобретение реализовано на основе специально спроектированных для данной задачи трех типов матричных СБИС: Н1537-ХМ1-036.2; Н1537-ХМ1-011; Н1537-ХМ1-012 с интеграцией 13000 транзисторов на кристалл. На первой СБИС реализован коррелятор, на основе второй генератор опорных функций и арифметический блок, третья СБИС используется в качестве циклического сдвигового регистра и сдвиговых регистров. Блоки памяти выполнены на микросхемах памяти Б 565 РУ 5. Все микросхемы в бескорпусном исполнении устанавливаются на микросборки до 26 шт на одну микросборку. В устройстве используется 21 тип микросборок, которые устанавливаются на ячейки, конструктивно собранные в блоки. Блоки выполнены в бортовом исполнении с воздушным охлаждением. Предложенное устройство управляется универсальной машиной типа IBM РС и имеет следующие технические характеристики: входной поток 10 Мбит/с. быстродействие 10 млрд. оп/c, габаритные размеры 23 х 30 х 35 см. вес 35 кг, потребляемая мощность 200 Вт, азимутальное разрешение до 1 м.

Изобретение предназначено для выполнения функции корреляции входной сигнальной информации с опорной функцией в спутниках с радаром с синтезированной апертурой. Для этого устройство содержит связанные с блоком управления и между собой блок двумерной памяти, формирователь опорных функций, сигнальный процессор, блок выходной буферной памяти. Блок двумерной памяти содержит циклический управляемый параллельный сдвиговый регистр и фрагменты памяти, каждый из которых имеет один информационный вход, два адресных входа, вход выбора адреса и один выход, соединенный с соответствующим входом циклического управляемого параллельного сдвигового регистра, формирователь опорных функций выполнен в виде матрицы интерполяторов, каждый из которых состоит из формирователя общей части опорных функций и формирователей индивидуальной части каждой опорной функции, входы которых соединены с выходом формирователя общей части опорных функций, сигнальный процессор состоит из параллельных управляемых сдвиговых регистров и матрицы процессорных элементов, строки которой расположены вдоль азимутальной оси, а столбцы - вдоль оси дальности, процессорные элементы разбиты по вертикали на группы столбцов, соответствующие параллельным управляемым сдвиговым регистрам, а по вертикали и горизонтали - на подматрицы, соответствующие интерполяторам формирователя опорных функций, при этом каждый выход параллельного управляемого сдвигового регистра соединен с информационными входами процессорных элементов соответствующей строки группы столбцов, а выход каждого формирователя индивидуальной части опорной функции - с входами опорных функций процессорных элементов соответствующего столбца подматрицы и выходы процессорных элементов матрицы соединены с входом блока выходной буферной памяти, а входы параллельных управляемых сдвиговых регистров, соответствующие одной строке матрицы процессорных элементов, соединены с соответствующим выходом циклического управляемого параллельного сдвигового регистра блока двумерной памяти. 9 ил.

Устройство для вычисления азимутальной корреляционной функции, содержащее блок управления, узел двумерной памяти, источник опорных функций и узел вычисления точечных корреляционных функций, отличающееся тем, что узел двумерной памяти состоит из группы M+N блоков памяти (где M число азимутальных последовательностей отсчетов, формирующих в двумерной сетке отсчетов группу соседних по оси дальности ломаных линий, имеющих излом при одних и тех же координатах азимутальной оси, N -число сдвигов на отсчет по оси дальности группы азимутальных последовательностей отсчетов, соответствующее изменению дальности при изменении азимутальной координаты в матрице результатов) и блока циклических сдвиговых регистров, источник опорных функций состоит из матрицы (g, h)-х генераторов опорных функций (где g=1,G, G - число опорных функций, необходимых для формирования результатов, имеющих одну и ту же азимутальную координату, h= 1,H, H число генераторов опорных функций, необходимых для вычисления опорных функций при формировании результатов, имеющих одну и ту же координату по дальности) и матрицы (g, h)-х групп арифметических блоков, узел вычисления точечных корреляционных функций состоит из матрицы (i, j)-х корреляторов (где i=1,M, j=1,A, A число соседних по оси азимута результатов, формируемых с использованием одной и той же группы соседних по оси дальности азимутальных последовательностей отсчетов) и группы N+1 блоков сдвиговых регистров, при этом информационные входы блоков памяти группы подключены к информационному входу устройства, первый и второй адресные выходы блока управления соединены с одноименными адресными входами блоков памяти группы, входы выбора адреса блоков памяти группы подключены к группе выходов выбора адреса блока управления соответственно, выходы блоков памяти группы соединены с соответствующими информационными входами блока циклических сдвиговых регистров, вход управления сдвигом которого подключен к выходу управления сдвигом блока управления, выход каждого (g, h)-го генератора опорных функций матрицы соединен с входами l-х арифметических блоков (где l=1,L, L число опорных функций, вычисляемых при помощи добавок к одной и той же общей части) каждой (g, h)-й группы в матрице, f-й информационный вход (где f= 1,M+N) каждого блока сдвиговых регистров группы соединен с f-м выходом блока циклических сдвиговых регистров узла двумерной памяти, входы управления сдвигом блоков сдвиговых регистров группы соединены с группой выходов управления сдвигом блока управления, i-й выход a-го блока сдвиговых регистров (где a=1,N) подключен к первым входам (i, b)-х корреляторов матрицы (где b=(a-1) • K+1,a • K, K=A/(N+1) с округлением в сторону большего целого), выход l-го арифметического блока (g, h)-й группы в матрице соединен с вторыми входами (c, d)-х корреляторов (где c=(g-1) • F+1,g • F, F число соседних по оси дальности корреляторов, получающих одни и те же значения опорных функций, d=(h-1) • L,h • L) матрицы, выходы корреляторов матрицы соединены с выходом устройства.