ИМИТАТОР КАНАЛА Российский патент 1997 года по МПК G06F17/00 

Изобретение относится к цифровой вычислительной технике предназначено для использования в транспьютерных системах и может быть использовано для моделирования работы транспьютерных систем, построенных на базе транспьютеров типа Т800.

Известен имитатор канала, содержащий блок стандартного сопряжения, блок управления, буферный регистр, блок памяти данных, блок памяти управляющих слов, блок формирования данных, регистр данных, регистр управляющих слов, блок селективной индикации, блок перезапусков, пульт оператора, блок буферной памяти, который позволяет производить контроль и наладку периферийных устройств [1]
Однако этот имитатор не позволяет имитировать работу канала связи транспьютера Т800.

Наиболее близким к предлагаемому по технической сущности является устройство, выполненное в виде имитатора системы связи, содержащий пять счетчиков, два триггера, генератор импульсов, блок индикации, генератор случайных импульсов, элемент НЕ, элемент ИЛИ, элемент И, причем выход генератора тактовых импульсов соединен с информационными входами первого и второго счетчиков, первым входом элемента И и R-входом триггера, S-вход которого соединен с выходом первого счетчика, а выход соединен с информационным входом третьего счетчика и R-входом второго триггера, S-вход которого соединен с выходом элемента И, а выход соединен с информационным входом четвертого счетчика, выход первого генератора случайных импульсов соединен с входом элемента НЕ, выходы второго, третьего и четвертого счетчиков соединены с соответствующими входами блока индикации, установочный вход пятого счетчика соединен с выходом второго триггера, информационный вход соединен с выходом генератора тактовых импульсов, выход соединен с управляющим входом второго генератора случайных импульсов, выход которого соединен с первым входом элемента ИЛИ, второй вход соединен с выходом элемента НЕ, выход соединен со вторым входом элемента И [2]
Недостатком известного устройства является невозможность имитации протокола обмена информацией канала связи транспьютера Т800, вследствие чего такое устройство не может использоваться в транспьютерных системах.

Данное изобретение предназначено для расширения функциональных возможностей имитатора канала за счет аппаратной имитации протокола обмена информацией канала связи транспьютера Т800.

Поставленная цель достигается тем, что в имитатор канала, содержащий первый и второй триггеры, первый и второй счетчики и элемент И, отличающийся тем, что в него введены первый и второй регистры сдвига, первый и второй элементы задержки и второй и третий элементы И, причем информационный вход имитатора канала соединен с входом первого элемента задержки и с входом первого триггера, прямой выход первого триггера соединен с первым входом первого элемента И, выход первого элемента И соединен с тактовым входом первого регистра сдвига и с счетным входом первого счетчика, выход первого элемента задержки соединен с последовательным входом первого регистра сдвига, выход переполнения первого счетчика соединен с входом сброс первого регистра сдвига и с входом второго элемента задержки, выход которого соединен с входом сброс первого счетчика, первый и второй разряды параллельного выхода первого регистра сдвига соответственно соединены с первым и вторым входами второго элемента И, выход которого соединен с входом второго триггера, прямой выход которого соединен с первым прямым входом третьего элемента И, инверсный выход второго триггера соединен с третьим входом второго элемента И, выход третьего элемента И соединен с счетным входом второго счетчика и с тактовым входом второго регистра сдвига, выход переполнения второго счетчика соединен с инверсным входом третьего элемента И, вход записи второго регистра сдвига соединен с выходом второго элемента И, первый разряд параллельного входа второго регистра сдвига соединен с источником логической единицы, второй разряд параллельного входа второго регистар сдвига соединен с источником логического нуля, входы сброс первого и второго триггеров, второго счетчика соединены с выходом переполнения первого счетчика, последовательный выход второго регистра сдвига соединен с информационным выходом имитатора канала, тактовый вход имитатора канала соединен с вторыми прямыми входами первого и третьего элементов И.

Сущность изобретения иллюстрируется чертежами, где:
на фиг. 1 показана функциональная схема имитатора канала, на фиг. 2 - пример подключения имитаторов канала к произвольному фрагменту транспьютерной структуры, на фиг. 3 форматы сообщения транспьютера (а) и пакета подтверждения (б).

Имитатор канала (ИК) содержит (фиг.1) первый элемент 1 задержки, первый регистр 2 сдвига, второй элемент И 3, первый триггер 4, первый элемент И 5, первый счетчик 6, второй элемент 7 задержки, второй триггер 8, третий элемент И 9, второй счетчик 10, второй регистр 11 сдвига, информационный вход 12, информационный выход 13 и тактовый вход 14.

Выход элемента 1 задержки соединен с последовательным входом регистра 2 сдвига, первый и второй разряды параллельного выхода регистра 2 сдвига соединены с первым и вторым входами элемента И 3 соответственно. Прямой выход триггера 4 соединен с первым входом элемента И 5, выход которого соединен с тактовым входом регистра 2 сдвига и с счетным входом счетчика 6. Выход переполнения счетчика 6 соединен с входами сброс регистра 2 сдвига и триггера 4 и с входом элемента 7 задержки, выход которого соединен с входом сброс счетчика 6. Вход триггера 8 соединен с выходом элемента И 3. Инверсный выход триггера 8 соединен с третьим входом элемента И 3, прямой выход триггера 8 соединен с первым прямым входом элемента И 9. Выход элемента И 9 соединен с счетным входом счетчика 10 и тактовым входом регистра 11 сдвига. Выход переполнения счетчика 10 соединен с инверсным входом элемента И 9. Вход записи регистра 11 сдвига соединен с выходом элемента И 3. Первый разряд параллельного входа регистра 11 сдвига соединен с источником логической единицы, второй разряд параллельного входа регистра 11 сдвига соединен с источником логического нуля. Входы сброс триггера 8 и счетчика 10 соединены с выходом переполнения счетчика 6. Информационный вход 12 имитатора канала соединен с входами элемента 1 задержки и триггера 4. Последовательный выход регистра 11 сдвига соединен с информационным выходом 13 имитатора канала. Тактовый вход 14 имитатора соединен со вторым входом элемента И 5 и со вторым прямым входом элемента И 9.

ИК обеспечивает аппаратную имитацию канала связи транспьютера Т800 и предназначен для устранения самоблокировки транспьютера при передаче им информации по свободным (несоединенным) каналам связи [3] Что позволяет производить моделирование работы транспьютерных систем большой размерности на малых фрагментах транспьютерных структур произвольной конфигурации (фиг. 2). Связь между транспьютером и ИК осуществляется по двум однонаправленным линиям, по которым данные передаются последовательно. Сообщения передаются как последовательность байтов, причем на каждый переданный байт должно придти подтверждение до посылки последующего байта. При посылке байта информации (сообщения транспьютера) посылается стартовый бит, затем бит 1, затем байт (восемь бит) информации и в завершение стоп-бит. Пакет подтверждения состоит из старт-бита и стоп-бита (фиг. 3). Подтверждение означает, что процесс готов принять этот байт данных и что он может принять другой байт. Протокол обеспечивает посылку пакета подтверждения, как только ИК идентифицирует сообщение транспьютера, при этом транспьютер может получить пакет подтверждение до того, как все сообщение транспьютера будет принято ИК так, что транспьютер может посылать следующее сообщение сразу за текущим [4]
Функциональные назначения элементов, образующих имитатор.

Элемент 1 задержки предназначен для задержки сигналов, поступающих на последовательный вход регистра 2 сдвига, и обеспечивает синхронизацию их поступления с сигналами, поступающими на его тактовый вход, имеет один вход и один выход. Элемент задержки может быть выполнен на микросхемах, например, К155ЛЛ1. Длительность временной задержки равна задержке между поступлением тактовых сигналов на тактовый вход регистра 2 сдвига и поступлением на информационный вход 12 имитатора первого бита сообщения транспьютера и определяется типом микросхем, на базе которых выполнены триггер 4 и элемент И 5.

Регистр 2 сдвига предназначен для последовательного приема, хранения и выдачи в прямом параллельном коде двух первых битов поступающего сообщения. Регистр сдвига имеет один последовательный вход, двухразрядный выход, тактовый вход и вход сброса, и может быть выполнен на микросхемах, например, КМ555ИР8.

Элемент И 3 предназначен для формирования сигналов, поступающих на вход триггера 8 и вход записи регистра 11 сдвига, имеет три входа и один выход, и может быть выполнен на микросхемах, например, К555ЛИ3.

Триггер 4 предназначен для формирования управляющего сигнала, разрешающего прохождение тактовых сигналов через элемент И 5 на тактовый вход регистра 2 сдвига и счетный вход счетчика 6. Триггер имеет один вход, один выход (прямой) и управляющий вход "сброс" и может быть выполнен на микросхеме, например, К155ТМ2, где S-вход, R-сброс, а на входы D и C подан сигнал логического нуля.

Элемент И 5 предназначен для формирования сигналов, поступающих на тактовый вход регистра 2 сдвига и счетный вход счетчика 6, имеет два входа и один выход, и может быть выполнен на микросхемах, например, К555ЛИ3.

Счетчик 6 предназначен для формирования сигналов управления, поступающих на входы сброс регистра 2 сдвига, триггеров 4 и 8, счетчика 10 и через элемент 7 задержки на вход сброс счетчика 6. Счетчик имеет счетный вход, один выход (выход переполнения) и один управляющий вход (вход сброса) и может быть выполнен на микросхемах, например, К155ИЕ7.

Элемент 7 задержки предназначен для задержки сигнала, поступающего на вход сброса счетчика 6, и обеспечивает синхронизацию работы элементов имитатора и имеет один вход и один выход. Элемент задержки может быть выполнен на микросхемах, например, К155ЛЛ1. Длительность временной задержки, создаваемой элементом 7 задержки, определяется типом микросхем, на базе которых выполнены счетчики 6 и 10, регистр 2 сдвига и триггеры 4 и 8, и обеспечивает необходимую длительность сигнала сброс для данных элементов.

Триггер 8 предназначен для формирования управляющего сигнала, разрешающего прохождение тактовых сигналов через элемент И 9 на тактовый вход регистра 11 сдвига и на счетный вход счетчика 10, и сигнала поступающего на третий вход элемента И 3. Триггер имеет один вход, два выхода (прямой и инверсный) и управляющий вход "сброс" и может быть выполнен на микросхеме, например, К1550ТМ2, где S вход, R сброс, а на входы D и C подан сигнал логического нуля.

Элемент И 9 предназначен для формирования сигналов, поступающих на тактовый вход регистра 11 сдвига и счетный вход счетчика 10, имеет один инверсный вход, два прямых входа и один выход, и может быть выполнен на микросхемах, например, К555ЛИ3 и К155ЛН1.

Счетчик 10 предназначен для формирования сигнала, поступающего на инверсный вход элемента И 9, по которому производится блокировка прохождения тактовых сигналов на тактовый вход регистра 11 сдвига и на счетный вход счетчика 10. Счетчик имеет счетный вход, один выход (выход переполнения) и один управляющий вход (вход сброса) и может быть выполнен на микросхемах, например, К155ИЕ7.

Регистр 11 сдвига предназначен для параллельного приема, хранения и выдачи в прямом последовательном коде пакета подтверждения для транспьютера. Регистр сдвига имеет один последовательный выход, двухразрядный параллельный вход, тактовый вход и вход записи, и может быть выполнен на микросхемах, например, КМ555ИР9.

Информационный вход 12 имитатора предназначен для последовательного приема сообщения транспьютера т его записи в регистр 2 сдвига и соединен с входами элемента 1 задержки и триггера 4.

Информационный выход 13 имитатора предназначен для выдачи в последовательном коде пакета подтверждения в транспьютере и соединен с последовательным выходом регистра 11 сдвига.

Тактовый вход 14 имитатора предназначен для синхронизации работы элементов ИК.

При монтаже подключение входов элементов ИК к источнику логической единицы осуществляется посредством их подключения к источнику питания 5В через резистор 1 кОм [5, 6]
Рассмотрим работу ИК.

Вначале с информационного входа 12 имитатора на вход триггера 4 поступает первый бит (стартовый бит) сообщения транспьютера, через время определяемое типом триггера 4 на его выходе устанавливается сигнал логической единицы, который поступает на первый вход элемента И 5 и разрешает прохождение через него тактовых сигналов с тактового входа 14 имитатора на тактовый вход регистра 2 сдвига и на счетный вход счетчика 6. Тактовая частота сигналов, поступающих по тактовому входу 14 имитатора, подобрана таким образом, что за период тактовых сигналов производится прием одного бита сообщения транспьютера или передача одного бита пакета подтверждения.

С приходом очередного тактового сигнала по тактовому входу 14 имитатора на второй вход элемента И 5 содержимое счетчика 6 увеличивается на 1, что соответствует числу поступивших на вход бит сообщения транспьютера, в результате чего при поступлении всего сообщения (сообщение транспьютера имеет 11 бит) на выходе переполнения счетчика 6 устанавливается сигнал логической единицы.

С поступлением первых двух тактовых сигналов с выхода элемента И 5 на тактовый вход триггера 2 сдвига производится прием двух первых бит сообщения транспьютера, поступающих с информационного входа 12 имитатора через элемент 1 задержки на последовательный вход регистра, и их запись регистр 2 сдвига. При этом на первом и втором разрядах выхода регистра 2 сдвига устанавливаются сигналы логической единицы, которые поступают соответственно на первый и второй входы элемента И 3, на третий вход которого подается сигнал логической единицы с инверсного выхода триггера 8, вследствие чего на выходе элемента И 3 устанавливается сигнал логической единицы, который поступает на вход триггера 8 и на вход записи регистра 11 сдвига, по которому в регистр сдвига по параллельному входу записывается пакет подтверждения.

При поступлении на вход триггера 8 сигнала логической единицы через время определяемое типом микросхемы на его прямом выходе устанавливается сигнал логической единицы, на инверсном выходе соответственно устанавливается сигнал логического нуля, который поступает на третий вход элемента И 3, вследствие чего на выходе элемента И 3 устанавливается сигнал логического нуля, который снимает сигнал записи с входа записи регистра 11 сдвига. Сигнал логической единицы с прямого выхода триггера 8 поступает на первый прямой вход элемента И 9, на инверсный вход которого поступает сигнал логического нуля с выхода переполнения счетчика 10, что разрешает прохождение тактовых сигналов с тактового входа 14 имитатора на счетный вход счетчика 10 и на тактовый вход регистра 11 сдвига. Тактовые сигналы (первый и второй), поступающие на тактовый вход регистра 11 сдвига, осуществляют последовательную выдачу содержимого регистра на информационный выход ИК. Третий тактовый сигнал устанавливает на выходе переполнения счетчика 10 сигнал логической единицы, который, поступая на инверсный вход элемента И 9, блокирует прохождение тактовых сигналов на тактовый вход регистра 11 сдвига, по которому заканчивается выдача пакета подтверждения на выход ИК.

При этом счетчик 6 производит непрерывный счет числа принятых ИК битов сообщения транспьютера. При поступлении на счетный вход счетчика 6 одиннадцатого тактового сигнала на его выходе переполнения устанавливается сигнал логической единицы, что соответствует принятию всего сообщения транспьютера. Сигнал с выхода переполнения счетчика 6 поступает на входы сброс регистра 2 сдвига, триггеров 4 и 8, счетчика 10 и через элемент 7 задержки на вход сброс счетчика 6, по которым элементы ИК устанавливаются в исходное состояние. На этом работа ИК по примеру данного сообщения закончена и он готов к приему следующего сообщения транспьютера.

Введение в состав ИК новых узлов дает возможность расширить его функциональные возможности и обеспечить моделирование работы транспьютерных систем на базе Т800, причем такое моделирование возможно при использовании произвольного фрагмента системы, т.к. ИК на аппаратном уровне имитирует протокол обмена сообщениями между транспьютерами, что устраняет возможность самоблокировки транспьютера.

Кроме того, ИК позволит использовать небольшие произвольные фрагменты транспьютерных систем большой размерности для отделки программного обеспечения, предназначенного для системы в целом.

Предлагаемый ИК может использоваться в составе транспьютерных рабочих станциях, АРМ программиста транспьютерных систем, а также в специализированных транспьютерных системах.

Литература
1. Авторское свидетельство СССР N 1520523, кл. G 06 F 11/00, 1989, Бюл. N 41.

2. Авторское свидетельство СССР N 1691846, кл. G 06 F 15/20, 1991, Бюл. N 42).

3. IMS T800 Transputer. Bristol, UK: Inmos Ltd, 1987.

4. Транспьютеры. Архитектура и программное обеспечение: Пер. с англ./ Под ред. Г.Харпа. -М. Радио и связь, 1993. 304 с: ил.

5. Цифровые и аналоговые интегральные микросхемы: Справочник/ С.В.Якубовский, Л. И. Ниссельсон и др. Под ред. С.В.Якубовского, М. Радио и связь, 1989. 490 с. ил.

6. Шевкопляс Б. В. Микропроцессорные структуры. Инженерные решения. М. Радио и связь, 1990. 512 с. ил.

Изобретение относится к цифровой вычислительной технике и предназначено для использования в транспьютерных системах. Целью изобретения является расширение функциональных возможностей имитатора за счет организации аппаратной имитации протокола обмена сообщениями между транспьютерами. Имитатор канала содержит два регистра сдвига, два счетчика, два триггера, три элемента И и два элемента задержки, информационный вход, информационный выход, тактовый вход имитатора. Введение в состав имитатора новых узлов дает возможность расширить функциональные возможности имитатора канала и обеспечить моделирование работы транспьютерных систем на базе Т800. Кроме того, данный имитатор позволит использовать небольшие произвольные фрагменты транспьютерных систем большой размерности для отладки программ, предназначенных для системы в целом. 3 ил.

Имитатор канала, содержащий первый и второй триггеры, первый и второй счетчики и элемент И, отличающийся тем, что в него введены первый и второй регистры сдвига, первый и второй элементы задержки и второй и третий элементы И, причем информационный вход имитатора канала соединен с входом первого элемента задержки и с входом первого триггера, прямой выход первого триггера соединен с первым входом первого элемента И, выход первого элемента И соединен с тактовым входом первого регистра сдвига и со счетным входом первого счетчика, выход первого элемента задержки соединен с последовательным входом первого регистра сдвига, выход переполнения первого счетчика соединен с входом сброса первого регистра сдвига и с входом второго элемента задержки, выход которого соединен с входом сброса первого счетчика, первый и второй разряды параллельного выхода первого регистра сдвига соответственно соединены с первым и вторым входами второго элемента И, выход которого соединен с входом второго триггера, прямой выход которого соединен с первым прямым входом третьего элемента И, инверсный выход второго триггера соединен с третьим входом второго элемента И, выход третьего элемента И соединен со счетным входом второго счетчика и с тактовым входом второго регистра сдвига, выход переполнения второго счетчика соединен с инверсным входом третьего элемента И, вход записи второго регистра сдвига соединен с выходом второго элемента И, первый разряд параллельного входа второго регистра сдвига соединен с источником логической единицы, второй разряд параллельного входа второго регистра сдвига соединен с источником логического нуля, входы сбросы первого и второго триггеров и второго счетчика соединены с выходом переполнения первого счетчика, последовательный выход второго регистра сдвига соединен с информационным выходом имитатора канала, тактовый вход имитатора канала соединен с вторыми прямыми входами первого и третьего элементов И.