АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Российский патент 2006 года по МПК G06F7/544 

Изобретение относится к цифровой вычислительной технике и рекомендуется в качестве перифирийного процессора для выполнения операций вращения вектора в трехмерном пространстве, в частности для решения широкого класса задач морской и воздушной навигации.

В известных устройтвах (например, авт. св. СССР №1460720, кл. G 06 F 7/544, 1989 г., бюл.№7) поворот вектора (кватернионное преобразование) осуществляется вокруг равнонаклоненной оси вращения, что ограничивает разновидность ортогональных преобразований.

Наиболее близким по технической сущности (прототипом) является устройство преобразования координат (авт. св. СССР №1472902, кл. G 06 F 7/544, 1989 г., бюл.№14), содержащее с первого по шестой регистры, с первого по шестой сумматоры-вычитатели, с первого по шестой блоки умножения и блок управления, причем первые выходы первого, второго и третьего регистров соединены с входами первых операндов соответственно первого, второго и третьего сумматоров-вычитателей, выходы которых соединены с входами первых операндов соответственно четвертого, пятого и шестого сумматоров-вычитателей, выходы которых соединены с первыми входами соответственно первого, второго и третьего регистров, первые выходы четвертого, пятого и шестого регистров соединены соответственно с объединенными попарно первыми входами первого и второго, третьего и четвертого, пятого и шестого блоков умножения, выходы которых подключены к входам вторых операндов одноименных сумматоров-вычитателей, вторые входы (выходы) первого, второго и третьего регистров соединены двухнаправленными связями с интерфейсной шиной, к которым подключены также входы четвертого, пятого и шестого регистров, а объединенные попарно входы оператора направления вращения первого и второго, третьего и четвертого, пятого и шестого сумматоров-вычитателей соединены соответственно с первым, вторым и третьим выходами блока управления.

В таком устройстве вращение вектора осуществляется численным интегрированием по формуле прямоугольников, что ограничивает точность и шаг решения задач. Кроме того, интегрирование по Риману с постоянными шагами по углам на всем интервале вращения затрудняет решение задач в реальном масштабе времени.

Технический результат предлагаемого решения заключается в повышении точности и увеличении шага вращения вектора.

В предлагаемом устройстве приращение вектора , вращаемого с угловой скоростью на интервале времени Δt, описывается интегралом Стилтьеса

который представляется в виде

где

В проекциях на оси координат трехмерного пространства интеграл (2) преобразуется к выражениям

Каждый из интегралов системы (3) вычисляется по формуле трапеций

Неизвестные координаты r_k(i+1), входящие в правые части приращений (4) заменяются их экстраполированными значениями

и окончательное выражение для приращений (4), то есть для каждого из интегралов (3) имеет вид

Точкам i-1, i, i+1,... соответствует значение времени t_i-1, t_i, t_i+1,..., причем шаг Δt=const.

Суммируя попарно приращения интегралов (3), каждый из которых Δr_р=Δr(k,l) вычисляется по алгоритму (6) с соответствующими индексами k и l, и присваивая интегралам оператор направления вращения ζ_l, получим окончательные выражения для приращения координат

Соответственно, текущие значения координат вектора равны

При соответствующем задании значений ζ₁={+1,0-1} выполняются все возможные ортогональные преобразования вектора в трехмерном пространстве, включая обратные преобразования прямоугольных координат в сферические.

Для реализации вычислений по описанному алгоритму, включая обратные преобразования, устройство дополнительно содержит шесть регистров (с седьмого по двенадцатый), три сумматора-вычитателя (с седьмого по девятый), три элемента задержки, три трехвходовых сумматора-вычитателя и имеет шесть дешифраторов, причем третьи входы первого, второго и третьего регистров соединены соответственно с входами седьмого, восьмого и девятого регистров, выходы которых подключены соответственно к вычитающим входам первого, второго и третьего трехвходовых сумматоров-вычитателей, первый выход первого регистра соединен также через первый элемент задержки и непосредственно с суммирующими входами первого трехвходового сумматора-вычитателя, выход которого соединен с вторыми входами второго и третьего блоков умножения, первый выход второго регистра соединен также через второй элемент задержки и непосредственно с суммирующими входами второго трехвходового сумматора-вычитателя, выход которого соединен с вторыми входами первого и шестого блоков умножения, первый выход третьего регистра соединен также через третий элемент задержки и непосредственно с суммирующими входами третьего трехвходового сумматора-вычитателя, выход которого соединен с вторыми входами четвертого и пятого блоков умножения, вторые выходы четвертого, пятого и шестого регистров соединены соответственно с входами вторых операндов седьмого, восьмого и девятого сумматоров-вычитателей, выходы которых и входы первых операндов соединены соответственно с первыми входами и первыми выходами десятого, одиннадцатого и двенадцатого регистров, третьи выходы первого, второго и третьего регистров также соединены соответственно с входами первого, второго и третьего дешифраторов, вторые выходы десятого, одиннадцатого и двенадцатого регистров соединены соответственно с входами четвертого, пятого и шестого дешифраторов, выходы дешифраторов с первого по шестой соединены с одноименными входами блока управления, четвертый, пятый и шестой выходы которого соединены соответственно с входами оператора направления вращения седьмого, восьмого и девятого сумматоров-вычитателей, а третьи входы (вторые выходы) десятого, одиннадцатого и двенадцатого регистров и седьмой вход (выход) блока управления соединены двухнаправленными связями с интерфейсной шиной.

На чертеже представлена функциональная схема устройства, где обозначены:

- 1-6, 25, 26, 27, 31, 32, 33 - регистры;

- 7, 8, 9 - элементы задержки;

- 10, 11, 12 - трехвходовые сумматоры-вычитатели;

- 13-18, 28, 29, 30 - сумматоры-вычитатели;

- 19-24 - блоки умножения;

- 34-39 - дешифраторы;

- 40 - блок управления;

- 41-46 - внутренние связи выходов дешифраторов с одноименными входами блока управления;

- 47-52 - внутренние связи выходов блока управления с одноименными входами сумматоров-вычитателей;

- 53 - интерфейсная шина.

При преобразованиях координат по алгоритмам (7), (8) с учетом (6) устройство работает следующим образом. Перед началом вычислений (i=0) в регистры 1, 3, 6 и 25, 26, 27 записываются координаты х_о, у_о, z_o и приращения углов Δα_z, Δα_у, α_x, соответственно. На последующих итерациях при вычислениях в реальном времени перед каждым шагом (i+1) в регистры 25, 26, 27 заносятся текущие приращения углов Δα_z(i+1), Δα_y(i+1), Δα_х(i+1). При преобразованиях в ускоренном масштабе времени (например, проигрывании маневра судна) и решении задач, не связанных со шкалой времени, приращения углов целесообразно задавать постоянными на всех итерациях до полной отработки углов α_х, α_у, α_z.

Операторы направления вращения ζ_x (49), ζ_у (48) и ζ_z (47), задающие вид операции сумматоров-вычитателей 13-18, в данном случае принимаются равными "1", если вращение по соответствующему углу α_х, α_у, α_z выполняется, и "0" в противном случае. Направление вращения по соответствующему углу α_x, α_y, α_z определяется знаками приращений Δα_z, Δα_у, Δα_x.

В текущей итерации координата x_i из регистра 1 через элемент задержки 7 (2х_i) поступает на первый суммирующий вход и непосредственно на второй суммирующий вход сумматора-вычитателя 10, а на его вычитающий вход из регистра 2 поступает координата x_i-1. В результате получается величина (3х_i-x_i-1). Аналогичным образом на сумматорах-вычитателях 11 и 12 вычисляются величины (3у_i-y_i-1) и (3z_i-z_i-1). При параллельной обработке информации элементы задержки 7, 8, 9 исключаются и умножение на "2" операндов х_i, y_i, z_i осуществляется соответствующей перекоммутацией разрядов между регистрами 1, 3, 6 и сумматорами-вычитателями 10, 11, 12 соответственно. На блоках умножения 19 и 20 вычисляются удвоенные значения алгоритма (6)

разность которых с операторами ζ_z и ζ_у дает удвоенное значение приращения Δx_i+1 (первой строки алгоритма (7)). Умножение выражений (9) и (10) на коэффициент 1/2 осуществляется соответствующей перекоммутацией разрядов произведений между блоками умножения 19, 20 и сумматорами-вычитателями 13, 14 соответственно. На сумматоре-вычитателе 13 вычисляется величина

,

а на сумматоре-вычитателе 14 - координата

,

записываемая в регистр 1 с одновременной перезаписью из регистра 1 в регистр 2 координаты х_i.

Аналогичным образом в канале координаты у (регистры 3, 4, элемент задержки 8, сумматоры-вычитатели 11, 15, 16 и блоки умножения 21, 22) вычисляются значения y_i+1, а в канале координаты z (регистры 5, 6, элемент задержки 9, сумматоры-вычитатели 12, 17, 18 и блоки умножения 23, 24) вычисляется значение z_i+1.

Операторы вращения ζ_{α z} (50), ζ_{α y} (51), ζ_{α x} (52) при вращении вектора по текущим приращениям углов Δα_z, Δα_у, Δα_x равны нулю. Сумматоры-вычитатели 28, 29, 30 и дешифраторы 34-39 не работают.

При повороте вектора на заданные углы α_z, α_у, α_x их значения вносятся в регистры 31, 32, 33 соответственно. Для одновременного приведения вектора в конечную точку по всем трем углам шаги вращения задаются следующим образом. Максимальный шаг Δα_l определяется из погрешности, обусловленной остаточным членом формулы трапеций, и с этим шагом отрабатывается максимальный угол α_l. Шаги оставшихся двух углов будут равны

(j-1).

Шаги Δα_l, l=[z,y,x} имеют знаки углов α_l и заносятся соответственно в регистры 25, 26, 27. Операторы ζ_{α l}=1, если α_l≠0 и на сумматорах-вычитателях вычисляются текущие значения отрабатываемых углов

перезаписываемые в регистры 31, 32, 33. Вычисление текущих координат x_i+1, у_i+1, z_i+1 выполняются по вышеприведенному описанию вращения вектора по текущим приращениям Δα_l.

Дешифраторы 37, 38, 39 фиксируют нулевые значения соответствующих углов α_l. При этом ζ_{α l}=0 и вращение завершается.

Приведенное описание вращения вектора остается неизменным при любых его преобразованиях. Частные случаи вращения задаются операторами ζ_{α l}. При ζ_x=ζ_{α x}=ζ_y=ζ_{α y}=ζ_z=ζ_{α z}=1, как описано выше, имеет место кватернионное преобразование. При задании двух любых операторов единицами, а третьего - нулю ось вращения кватернионного преобразования будет лежать в плоскости единичных операторов. При последующем задании нулевого оператора единичным, а единичных - нулями третий поворот выполняется в плоскости нулевых операторов вокруг оси единичного оператора. При последовательном задании одного из операторов единицей, а остальных - нулями будут выполнятся последовательные (плоские) повороты вокруг осей единичных операторов.

При обратных преобразованиях вычисляются модуль вектора и его угловое положение или его проекция на любую из плоскостей трехмерного пространства и угловое положение этой проекции в данной плоскости. Текущие координаты х, у, z вычисляются по алгоритмам (7) и (8) с учетом (9) и (10), а углы - по алгоритму (11), как описано выше. Отличие состоит лишь в задании операторов направления вращения ζ_l.

При задании ζ_х=ζ_у=0, а

вектор вращается вокруг оси z (по углу α_z). При исходных координатах х₀, у₀, z₀ и достижении условия ζ_z=0 получим проекцию вектора на плоскость хоу

Одновременно задавая α_z0=0 и шаг Δα_z при ζ_αz=0 на сумматоре-вычитателе 28 (в регистре 31) получим угол между проекцией (13) и осью у: α_z=(i+1)ζ_αzΔα_z, равный

После выполнения описанного поворота проекция (13) совмещается с осью у, координата х=0, а z=z₀. Задавая по аналогии с (12) операторы ζ_х, ζ_у и ζ_αх, ζ_αу, получим соответственно проекции вектора на плоскости yoz и хоу вида (13) и углы α_x, α_у вида (14).

После любого из описанных плоских вращений можно выполнить поворот в плоскости, образованной осью предыдущего вращения, и осью, с которой совмещена проекция предыдущего вращения. Например, задаваясь после получения преобразования (13), (14) операторами , а

получим вращение вокруг оси х (по углу α_х). При достижении условия ζ_х=0 получим проекцию исходного вектора на ось z

Одновременно, задавая α_x0=0 и шаг Δα_x,получим угол между вектором и осью z: α_x=(i+1)ζ_αxΔα_x, равный

Окончание вращения по соответствующему углу (ζ_x=0, или ζ_у=0, или ζ_z=0) фиксируется соответствующими дешифраторами 34, 35, 36. Координаты х, у, z фиксируются в регистрах 1, 3, 5, а углы α_z, α_y, α_x - в регистрах 31, 32, 33 соответственно.

Логика работы блока управления 40 (формирования операторов ζ_l, ζ_αl) такова:

- при отработке приращений Δα_z, Δα_у, Δα_x

ζ_αl=0;

- при отработке углов α_z, α_y, α_x

- при обратных преобразованиях

Вид преобразования (код операции) заносится в блок управления 40 с интерфейсной шины 53.

Изобретение относится к цифровой вычислительной технике и может быть использовано в качестве периферийного процессора для выполнения операций вращения вектора в трехмерном пространстве. Техническим результатом является повышение точности и увеличение шага вращения, а также возможность решения задач в реальном масштабе времени, что достигается за счет вращения вектора методом численного интегрирования по Стилтьесу по формуле трапеций. Указанный результат достигается за счет того, что устройство содержит двенадцать регистров, три элемента задержки, три трехвходовых сумматора-вычитателя, девять сумматоров-вычитателей, шесть блоков умножения, шесть дешифраторов, блок управления, интерфейсную шину. 1 ил.

Арифметическое устройство, содержащее с первого по шестой регистры, с первого по шестой сумматоры-вычитатели, с первого по шестой блоки умножения и блок управления, причем первые выходы первого, второго и третьего регистров соединены со входами первых операндов соответственно первого, второго и третьего сумматоров-вычитателей, выходы которых соединены со входами первых операндов соответственно четвертого, пятого и шестого сумматоров-вычитателей, выходы которых соединены с первыми входами соответственно первого, второго и третьего регистров, первые выходы четвертого, пятого и шестого регистров соединены соответственно с объединенными попарно первыми входами первого и второго, третьего и четвертого, пятого и шестого блоков умножения, выходы которых подключены ко входам вторых операндов одноименных сумматоров-вычитателей, вторые входы (выходы) первого, второго и третьего регистров соединены двунаправленными связями с интерфейсной шиной, к которым подключены также входы четвертого, пятого и шестого регистров, а объединенные попарно входы оператора направления вращения первого и второго, третьего и четвертого, пятого и шестого сумматоров-вычитателей соединены соответственно с первым, вторым и третьим выходами блока управления, отличающееся тем, что в него введены шесть регистров (с седьмого по двенадцатый), три сумматора-вычитателя (с седьмого по девятый), три элемента задержки, три трехвходовых сумматора-вычитателя и шесть дешифраторов, причем третьи выходы первого, второго и третьего регистров соединены соответственно со входами седьмого, восьмого и девятого регистров, выходы которых подключены соответственно к вычитающим входам первого, второго и третьего трехвходовых сумматоров-вычитателей, первый выход первого регистра соединен также через первый элемент задержки и непосредственно с суммирующими входами первого трехвходового сумматора-вычитателя, выход которого соединен со вторыми входами второго и третьего блоков умножения, первый выход второго регистра соединен также через второй элемент задержки и непосредственно с суммирующими входами второго трехвходового сумматора-вычитателя, выход которого соединен со вторыми входами первого и шестого блоков умножения, первый выход третьего регистра соединен также через третий элемент задержки и непосредственно с суммирующими входами третьего трехвходового сумматора-вычитателя, выход которого соединен со вторыми входами четвертого и пятого блоков умножения, вторые выходы четвертого, пятого и шестого регистров соединены соответственно со входами вторых операндов седьмого, восьмого и девятого сумматоров-вычитателей, выходы которых и входы первых операндов соединены соответственно с первыми входами и первыми выходами десятого, одиннадцатого и двенадцатого регистров, третьи выходы первого, второго и третьего регистров также соединены соответственно со входами первого, второго и третьего дешифраторов, вторые выходы десятого, одиннадцатого и двенадцатого регистров соединены соответственно со входами четвертого, пятого и шестого дешифраторов, выходы дешифраторов с первого по шестой соединены с одноименными входами блока управления, четвертый, пятый и шестой выходы которого соединены соответственно со входами оператора направления вращения седьмого, восьмого и девятого сумматоров-вычитателей, а третьи входы (вторые выходы) десятого, одиннадцатого и двенадцатого регистров и седьмой вход (выход) блока управления соединены двухнаправленными связями с интерфейсной шиной.