ВХОДНОЙ ДИФФЕРЕНЦИАЛЬНЫЙ КАСКАД НА КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ ДЛЯ РАБОТЫ ПРИ НИЗКИХ ТЕМПЕРАТУРАХ Российский патент 2020 года по МПК H03F3/00 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения, например, операционных усилителях (ОУ), компараторах и т.п., в т.ч. работающих при низких температурах и воздействии радиации [1].

Известны схемы классических дифференциальных каскадов (ДК) на комплементарных транзисторах [2-28], в т.ч. на комплементарных КМОП полевых транзисторах [3-28] и комплементарных полевых транзисторах с управляющим p-n переходом (JFet) [2], которые стали основой многих серийных аналоговых микросхем. В литературе по аналоговой микроэлектронике этот класс ДК имеет специальное обозначение – dual-input-stage [29].

Для работы при низких температурах при жестких ограничениях на уровень шумов перспективно использование JFet полевых транзисторов с управляющим p-n переходом [30-32]. ДК данного класса активно применяются в структуре малошумящих аналоговых интерфейсов для обработки сигналов датчиков [33-35].

Ближайшим прототипом (фиг. 1) заявляемого устройства является дифференциальный каскад, описанный в патенте US 5.291.149, fig.4, 1994г., который содержит первый 1 вход устройства, соединенный с затвором первого 2 входного полевого транзистора, второй 3 вход устройства, соединенный с затвором второго 4 входного полевого транзистора, первый 5 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком первого 2 входного полевого транзистора, второй 7 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком второго 4 входного полевого транзистора, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, третий 9 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком третьего 8 входного полевого транзистора, четвертый 11 входной полевой транзистор, затвор которого соединен со вторым 3 входом устройства, четвертый 12 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком четвертого 11 входного полевого транзистора, причем исток первого 2 входного полевого транзистора соединен с истоком второго 4 входного полевого транзистора, а исток третьего 8 входного полевого транзистора подключен к истоку четвертого 11 входного полевого транзистора.

Первый существенный недостаток известного ДК фиг. 1 состоит в том, что статический режим его входных транзисторов определяется двумя источниками опорного тока I₁ (I₂), которые, как правило, неидентичны из-за разных напряжений отсечки полевых транзисторов с p- и n-каналами в их структуре. Это становится источником дополнительных погрешностей при усилении малых сигналов. Во-вторых, выходные сопротивления (r_вых.1, r_вых.2) источников опорного тока I₁, I₂ в схеме фиг. 1 оказывают существенное влияние на коэффициент ослабления входных синфазных сигналов (К_ос.сф) [36, 37]. Так, при изменении входного синфазного сигнала u_c1=u_c2=u_c в схеме фиг. 1 формируются нежелательные переменные токи

i₁ ≈ u_c/2r_вых.1,

i₂ ≈ u_c/2r_вых.2.

Это приводит к нежелательной передаче u_c в выходные цепи ДК.

В-третьих, подавление помех по шинам питания 6 и 10 в схеме фиг. 1 оказывается небольшим, что связано с зависимостью данного параметра от численных значений r_вых.1, r_вых.2.

Основная задача предполагаемого изобретения состоит в создании условий, при которых в ДК фиг. 1 обеспечивается более высокая стабильность статического режима ДК при отрицательных температурах (до -197°С) и изменении напряжений питания (в сравнении с ДК фиг. 1 на основе классических источников опорного тока I₁, I₂). Дополнительная задача – повышение коэффициента ослабления входных синфазных сигналов и коэффициента подавления помех по шинам питания.

Поставленные задачи достигаются тем, что в дифференциальном каскаде фиг. 1, содержащем первый 1 вход устройства, соединенный с затвором первого 2 входного полевого транзистора, второй 3 вход устройства, соединенный с затвором второго 4 входного полевого транзистора, первый 5 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком первого 2 входного полевого транзистора, второй 7 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком второго 4 входного полевого транзистора, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, третий 9 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком третьего 8 входного полевого транзистора, четвертый 11 входной полевой транзистор, затвор которого соединен со вторым 3 входом устройства, четвертый 12 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком четвертого 11 входного полевого транзистора, причем исток первого 2 входного полевого транзистора соединен с истоком второго 4 входного полевого транзистора, а исток третьего 8 входного полевого транзистора подключен к истоку четвертого 11 входного полевого транзистора, предусмотрены новые элементы и связи – в качестве первого 2, второго 4, третьего 8 и четвертого 11 входных полевых транзисторов используются полевые транзисторы с управляющим p-n переходом, кроме этого, в схему введены первый 13 и второй 14 дополнительные полевые транзисторы с управляющим p-n переходом, а также первый 15 и второй 16 дополнительные резисторы, затвор первого 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 2 и второго 4 входных полевых транзисторов с управляющим p-n переходом, его сток подключен к первой 6 шине источника питания, а исток связан с объединенными стоками третьего 8 и четвертого 11 входных полевых транзисторов с управляющим p-n переходом через первый 15 дополнительный резистор, затвор второго 14 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками третьего 8 и четвертого 11 входных полевых транзисторов с управляющим p-n переходом, его сток подключен ко второй 10 шине источника питания, а исток связан через второй 16 дополнительный резистор с объединенными истоками первого 2 и второго 4 входных полевых транзисторов с управляющим p-n переходом.

На чертеже фиг. 1 представлена схема ДК-прототипа, а на чертеже фиг. 2 – схема заявляемого дифференциального каскада на комплементарных полевых транзисторах (CJFET) в соответствии с п.1 и п. 2 формулы изобретения.

На чертеже фиг. 3 показан статический режим схемы ДК фиг. 2 при температуре t=27С и R1=R15=10 кОм, R2=R16=10 кОм.

На чертеже фиг. 4 приведена зависимость тока общей истоковой цепи ДК фиг. 3, протекающего через резистор R1=R15 от температуры (примечание: график для тока через резистор R2=R16 аналогичен).

На чертеже фиг. 5 представлена проходная характеристика ДК фиг. 3 - зависимость выходных токов ДК от входного дифференциального напряжения при t=27С и R1=R15=1 кОм, R2=R16=1 кОм.

Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах фиг. 2 содержит первый 1 вход устройства, соединенный с затвором первого 2 входного полевого транзистора, второй 3 вход устройства, соединенный с затвором второго 4 входного полевого транзистора, первый 5 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком первого 2 входного полевого транзистора, второй 7 токовый выход, согласованный с первой 6 шиной источника питания и соединенный со стоком второго 4 входного полевого транзистора, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, третий 9 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком третьего 8 входного полевого транзистора, четвертый 11 входной полевой транзистор, затвор которого соединен со вторым 3 входом устройства, четвертый 12 токовый выход, согласованный со второй 10 шиной источника питания и соединенный со стоком четвертого 11 входного полевого транзистора, причем исток первого 2 входного полевого транзистора соединен с истоком второго 4 входного полевого транзистора, а исток третьего 8 входного полевого транзистора подключен к истоку четвертого 11 входного полевого транзистора. В качестве первого 2, второго 4, третьего 8 и четвертого 11 входных полевых транзисторов используются полевые транзисторы с управляющим p-n переходом, кроме этого, в схему введены первый 13 и второй 14 дополнительные полевые транзисторы с управляющим p-n переходом, а также первый 15 и второй 16 дополнительные резисторы, затвор первого 13 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками первого 2 и второго 4 входных полевых транзисторов с управляющим p-n переходом, его сток подключен к первой 6 шине источника питания, а исток связан с объединенными стоками третьего 8 и четвертого 11 входных полевых транзисторов с управляющим p-n переходом через первый 15 дополнительный резистор, затвор второго 14 дополнительного полевого транзистора с управляющим p-n переходом соединен с объединенными истоками третьего 8 и четвертого 11 входных полевых транзисторов с управляющим p-n переходом, его сток подключен ко второй 10 шине источника питания, а исток связан через второй 16 дополнительный резистор с объединенными истоками первого 2 и второго 4 входных полевых транзисторов с управляющим p-n переходом.

На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, в качестве первого 2, второго 4 входных полевых транзисторов, а также первого 13 дополнительного полевого транзистора с управляющим p-n переходом используются полевые транзисторы с n-каналом, а в качестве третьего 8, четвертого 11 входных полевых транзисторов и второго 14 дополнительного полевого транзистора с управляющим p-n переходом используются полевые транзисторы с p-каналом.

Рассмотрим работу ДК фиг. 2.

Существенная особенность ДК фиг. 2 состоит в том, что в нем идентичный статический режим по токам истока первого 2 и второго 4 входных полевых транзисторов, а также третьего 8 и четвертого 11 входных полевых транзисторов устанавливается не отдельными (как в схеме фиг.1) источниками опорного тока I₁, I₂, а интегрированной в единый функциональный узел цепью стабилизации статического режима ДК, включающей как единое целое первый 2, второй 4, третий 8, четвертый 11 входные полевые транзисторы, а также первый 13 и второй 14 дополнительные полевые транзисторы с управляющим p-n переходом. Это позволяет обойтись без источников опорного тока I₁, I₂ (фиг. 1) и решить задачу установления статического режима ДУ нетрадиционным способом (фиг. 2).

Следует заметить, что статический режим ДК фиг. 2 практически не зависит от величины входного синфазного сигнала u_c=u_c1=u_c2 и изменений напряжений на первой 6 и второй 10 шинах источников питания. Это позволяет исключить из схемы ДК фиг. 2 традиционные источники опорного тока (I₁, I₂, фиг. 1), отрицательно влияющие на его многие параметры (особенно при их простейшем построении).

При этом независимо от численных значений напряжения отсечки применяемых полевых транзисторов c p и n-каналами ток общей истоковой цепи первого 2 и второго 4 входных полевых транзисторов (ток через второй 16 дополнительный резистор) всегда равен току общей истоковой цепи третьего 8 и четвертого 11 входных полевых транзисторов (току через первый 15 дополнительный резистор). Это важное свойство заявляемой схемы ДК, способствующее ее симметрии.

Если на вход 1 подается положительное входное напряжение u_вх относительно входа 3, то это вызывает увеличение тока первого 2 и четвертого 11 входных полевых транзисторов и уменьшение тока истока второго 4 и третьего 8 входных полевых транзисторов.

Графики, представленные на чертеже фиг. 4, снятые при разных температурах и численных значениях сопротивлений R1=R15=R0, R2=R16=R0, подтверждают сделанные выше качественные выводы относительно стабильности статического режима. Действительно, зависимость токов через резисторы R1=R2=R0=1 кОм (фиг. 4) имеет участок АЕ, в пределах которого статические токи общей истоковой цепи ДК изменяются незначительно. Это позволяет обеспечить за счет рационального выбора параметров элементов улучшенную стабильность статического режима ДК.

Предлагаемая схема ДК имеет повышенные значения коэффициента ослабления входных синфазных сигналов и коэффициента подавления помех по шинам питания. Этот эффект обусловлен тем, что для типовых ДК данные параметры определяются двумя основными факторами [36, 37]:

1. Конечной величиной выходных сопротивлений источников опорного тока I₁, I₂ в схеме фиг. 1 (r_вых.1, r_вых.2).

2. Неидентичностью коэффициентов внутренней обратной связи применяемых полевых транзисторов.

Первый фактор в заявляемом ДК отсутствует, т.к. источники опорного тока I₁, I₂ здесь не нужны, а статический режим схемы устанавливается элементами, «изолированными» от шин источников питания 6 и 10. В конечном итоге предлагаемый ДК (при таких же активных элементах, как и в схеме фиг. 1) имеет улучшенные значения коэффициента ослабления входных синфазных сигналов и коэффициента подавления помех по шинам питания.

Результаты компьютерного моделирования в среде LTspice схем ДК фиг. 2 показывают, что на основе предлагаемого ДК реализуется широкий спектр температурных зависимостей выходных токов ДК. В итоге, это позволяет проектировать дифференциальные и мультидифференциальные операционные усилители с заданными параметрами статического режима в диапазоне температур.

Вторая существенная особенность предлагаемого ДК состоит в том, что он фактически работает в режиме класса AB (фиг. 5). Действительно, при нулевом входном сигнале выходные статические токи ДК в 3,8 раза меньше, чем выходные токи при большом входном сигнале. Это позволяет получить в ОУ на основе предлагаемого ДК более высокие (в 3,8 раза) значения максимальной скорости нарастания выходного напряжения [36,37].

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с известными схемотехническими решениями ДК класса dual-input-stage [2-28], что позволяет рекомендовать его для практического использования в различных ОУ и построения низкотемпературных и радиационно-стойких аналоговых микросхем по техпроцессу CJFet ОАО «Интеграл» (г. Минск), а также комплементарному биполярно-полевому технологическому процессу АО «НПП «Пульсар» (г. Москва).

Библиографический список

1. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507

2. Патент US 5.291.149 fig. 4, 1994 г.

1. Патент US 4.377.789, fig. 1, 1983 г.

2. Патентная заявка US 2006/0125522, 2006 г.

3. Патент US 7.907.011, 2011

4. US 2008/0024217, fig. 1, 2008 г.

5. Патент EP 0318263,1989 г.

6. Патент US 5.907.259, fig. 1, 1999 г.

7. Патент US 7.408.410, 2008 г.

8. Патент US 6.628.168, fig.2, 2003 г.

9. Патентная заявка US 2009/0302895, 2009 г.

10. Патент US 5.714.906, fig. 4, 1998 г.

11. Патент US 2005/0285677, 2005 г.

12. Патент US 5.070.306, fig. 3, 1991 г.

13. Патент US 2010/001797, 2010 г.

14. Патент US 6.972.623, fig. 4, fig. 6, 2005 г.

15. Патент US 2008/0252374, 2008 г.

16. Патент US 7.586.373, 2009 г.

17. Патент US 2006/0215787, 2006 г.

18. Патент US 7.453.319, 2008 г.

19. Патент US 2004/0174216, fig. 2, 2004 г.

20. Патент US 7.215.200, fig. 6, 2007 г.

21. Патент US № 6.433.637, fig. 2, 2002 г.

22. Патент US № 6.392.485, 2002 г.

23. Патент US 5.963.085, fig. 3, 1999 г.

24. Патент US 6.788.143, 2004 г.

25. Патент US 4.390.850, 1983 г.

26. Патент US 6.696.894, fig. 1, 2004 г.

29. N. N. Prokopenko, N. V. Butyrlagin, A. V. Bugakova and A. A. Ignashin, "Method for speeding the micropower CMOS operational amplifiers with dual-input-stages," 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Batumi, 2017, pp. 78-81.

30. K. O. Petrosyants, M. R. Ismail-zade, L. M. Sambursky, O. V. Dvornikov, B. G. Lvov and I. A. Kharitonov, "Automation of parameter extraction procedure for Si JFET SPICE model in the −200…+110°C temperature range," 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109/MWENT.2018.8337212

31. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 2 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, № 5. С. 24-28

32. O. V. Dvornikov, N. N. Prokopenko, N. V. Butyrlagin and I. V. Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016, pp. 1-6. DOI: 10.1109/SIBCON.2016.7491792

33. Дворников О.В., Чеховский В.А., Дятлов В.Л., Прокопенко Н.Н. "Малошумящий электронный модуль обработки сигналов лавинных фотодиодов" Приборы и методы измерений, no. 2 (7), 2013, pp. 42-46.

34. Дворников О. Чеховский В., Дятлов В., Прокопенко Н. Применение структурных кристаллов для создания интерфейсов датчиков //Современная электроника. – 2014. – №. 1. – С. 32-37.

35. O. V. Dvornikov, A. V. Bugakova, N. N. Prokopenko, V. L. Dziatlau and I. V. Pakhomov, "The microcircuits MH2XA010-02/03 for signal processing of optoelectronic sensors," 2017 18th International Conference of Young Specialists on Micro/Nanotechnologies and Electron Devices (EDM), Erlagol, 2017, pp. 396-402. DOI: 10.1109/EDM.2017.7981781

36. Прокопенко Н.Н. Нелинейная активная коррекция в прецизионных аналоговых микросхемах (монография) // Ростов-на-Дону: Изд-во Северо-Кавказского научного центра высшей школы, 2000. 222с.

37. Операционные усилители с непосредственной связью каскадов: монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов. Технический результат заключается в обеспечении более высокой стабильности статического режима при отрицательных температурах (до -197°С) и изменении напряжений питания. Каскад входные полевые транзисторы и выходные полевые транзисторы и дополнительные полевые транзисторы с управляющим p-n. 1 з.п. ф-лы, 5 ил.

1. Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах, содержащий первый (1) вход устройства, соединенный с затвором первого (2) входного полевого транзистора, второй (3) вход устройства, соединенный с затвором второго (4) входного полевого транзистора, первый (5) токовый выход, согласованный с первой (6) шиной источника питания и соединенный со стоком первого (2) входного полевого транзистора, второй (7) токовый выход, согласованный с первой (6) шиной источника питания и соединенный со стоком второго (4) входного полевого транзистора, третий (8) входной полевой транзистор, затвор которого соединен с первым (1) входом устройства, третий (9) токовый выход, согласованный со второй (10) шиной источника питания и соединенный со стоком третьего (8) входного полевого транзистора, четвертый (11) входной полевой транзистор, затвор которого соединен со вторым (3) входом устройства, четвертый (12) токовый выход, согласованный со второй (10) шиной источника питания и соединенный со стоком четвертого (11) входного полевого транзистора, причем исток первого (2) входного полевого транзистора соединен с истоком второго (4) входного полевого транзистора, а исток третьего (8) входного полевого транзистора подключен к истоку четвертого (11) входного полевого транзистора, отличающийся тем, что в качестве первого (2), второго (4), третьего (8) и четвертого (11) входных полевых транзисторов используются полевые транзисторы с управляющим р-n переходом, кроме этого в схему введены первый (13) и второй (14) дополнительные полевые транзисторы с управляющим р-n переходом, а также первый (15) и второй (16) дополнительные резисторы, затвор первого (13) дополнительного полевого транзистора с управляющим р-n переходом соединен с объединенными истоками первого (2) и второго (4) входных полевых транзисторов с управляющим р-n переходом, его сток подключен к первой (6) шине источника питания, а исток связан с объединенными стоками третьего (8) и четвертого (11) входных полевых транзисторов с управляющим р-n переходом через первый (15) дополнительный резистор, затвор второго (14) дополнительного полевого транзистора с управляющим р-n переходом соединен с объединенными истоками третьего (8) и четвертого (11) входных полевых транзисторов с управляющим р-n переходом, его сток подключен ко второй (10) шине источника питания, а исток связан через второй (16) дополнительный резистор с объединенными истоками первого (2) и второго (4) входных полевых транзисторов с управляющим р-n переходом.

2. Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах по п. 1, отличающийся тем, что в качестве первого (2), второго (4) входных полевых транзисторов, а также первого (13) дополнительного полевого транзистора с управляющим р-n переходом используются полевые транзисторы с n-каналом, а в качестве третьего (8), четвертого (11) входных полевых транзисторов и второго (14) дополнительного полевого транзистора с управляющим р-n переходом используются полевые транзисторы с р-каналом.