ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2019 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (патент РФ 2281545, кл. G06F 7/57, 2006 г.; патент РФ 2417404, кл. G06F 7/57, 2011 г.), которые реализуют любую из простых симметричных булевых функций τ_0,5×n-1, τ_0,5×n, τ_0,5×n+1, τ_0,5×n+2, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ_0,5×n-1, τ_0,5×n, τ_0,5×n+1, τ_0,5×n+2 при n=6.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2248034, кл. G06F 7/38, 2005 г.), который содержит десять мажоритарных элементов и реализует любую из простых симметричных булевых функций τ_0,5×n-1, τ_0,5×n, τ_0,5×n+1, τ_0,5×n+2, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ_0,5×n-1, τ_0,5×n, τ_0,5×n+1, τ_0,5×n+2, при n=6.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ_0,5×n-1, τ_0,5×n, τ_0,5×n+1, τ_0,5×n+2, зависящих от n аргументов - входных двоичных сигналов, при n=6.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем десять мажоритарных элементов, которые имеют по три входа, первые входы четвертого и девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, особенность заключается в том, что выходы i-го и j-го мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j+1)-го мажоритарных элементов, выходы седьмого, восьмого и девятого мажоритарных элементов подключены соответственно к третьим входам четвертого, третьего и седьмого мажоритарных элементов, а выходы десятого, четвертого и первый вход восьмого мажоритарных элементов соединены соответственно с первым входом третьего мажоритарного элемента, выходом и первым настроечным входом логического преобразователя, третий и четвертый настроечные входы которого подключены соответственно к первым входам первого, второго, седьмого мажоритарных элементов и первым входам пятого, шестого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₁₀, которые имеют по три входа, причем выходы элементов 1_i и 1_j соединены соответственно с вторыми входами элементов 1_i+1 и 1_j+1 выходы элементов 1₇, 1₈ и 1₉ подключены соответственно к третьим входам элементов 1₄, 1₃ и 1₇, а выходы элементов 1₁₀, 1₄ первые входы элементов 1₉, 1_j соединены соответственно с первым входом элемента 1₃, выходом и вторым, четвертым настроечными входами логического преобразователя, первый и третий настроечные входы которого подключены соответственно к первым входам элементов 1₄,1₈ и первым входам элементов 1₁, 1₂, 1₇.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, четвертый настроечные входы подаются соответственно необходимые двоичные сигналы ƒ₁, …, ƒ₄∈{0,1} . На вторые входы элементов 1₁, 1₅, первый вход элемента 1₁₀; третьи входы элементов 1₁, 1₅, второй вход элемента 1₁₀; третьи входы элементов 1₂, 1₆, 1₁₀; вторые и третьи входы элементов 1₈, 1₉ подаются соответственно двоичные сигналы х₁; х₂; х₃; х₄ и х₅ (x₁, …, x₅∈{0,1} ). На выходе элемента 1_k имеем , где и , есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₄ определяется выражением

в котором

;

;

;

.

Таким образом, на выходе предлагаемого логического преобразователя получим

,

где τ₂, τ₃, τ₄, τ₅ есть простые симметричные булевы функции шести аргументов х₁, …, х₆ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует любую из простых симметричных булевых функций τ_0,5×n-1, τ_0,5×n, τ_0,5×n+1, τ_0,5×n+2, зависящих от n аргументов - входных двоичных сигналов, при n=6.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ_0,5×n-1, τ_0,5×n, τ_0,5×n+1, τ_0,5×n+2, зависящих от n аргументов - входных двоичных сигналов, при n=6. Логический преобразователь содержит десять мажоритарных элементов, которые имеют по три входа, причем первые входы четвертого и девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, выходы i-го и j-го мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j+1)-го мажоритарных элементов, выходы седьмого, восьмого и девятого мажоритарных элементов подключены соответственно к третьим входам четвертого, третьего и седьмого мажоритарных элементов, а выходы десятого, четвертого и первый вход восьмого мажоритарных элементов соединены соответственно с первым входом третьего мажоритарного элемента, выходом и первым настроечным входом логического преобразователя, третий и четвертый настроечные входы которого подключены соответственно к первым входам первого, второго, седьмого мажоритарных элементов и первым входам пятого, шестого мажоритарных элементов. 1 ил.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий десять мажоритарных элементов, которые имеют по три входа, причем первые входы четвертого и девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, отличающийся тем, что выходы i-го и j-го мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j+1)-го мажоритарных элементов, выходы седьмого, восьмого и девятого мажоритарных элементов подключены соответственно к третьим входам четвертого, третьего и седьмого мажоритарных элементов, а выходы десятого, четвертого и первый вход восьмого мажоритарных элементов соединены соответственно с первым входом третьего мажоритарного элемента, выходом и первым настроечным входом логического преобразователя, третий и четвертый настроечные входы которого подключены соответственно к первым входам первого, второго, седьмого мажоритарных элементов и первым входам пятого, шестого мажоритарных элементов.