ЛОГИЧЕСКИЙ МОДУЛЬ Российский патент 2019 года по МПК G06F7/57 H03K19/173 

Описание патента на изобретение RU2704737C1

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, при n=5.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2542920, кл. G06F 7/57, 2015 г.), который содержит четыре мажоритарных элемента и с помощью константной настройки реализует любую из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1 при n=5.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем четыре мажоритарных элемента, которые имеют по три входа, второй вход второго и первый вход четвертого мажоритарных элементов соединены соответственно с выходом первого мажоритарного элемента и вторым настроечным входом логического модуля, особенность заключается в том, что в него дополнительно введены три аналогичных упомянутым мажоритарных элемента, второй вход третьего и третий вход i-го мажоритарных элементов соединены соответственно с выходами второго и (i+2)-го мажоритарных элементов, второй вход пятого и первый вход j-го мажоритарных элементов подключены соответственно к выходам шестого и седьмого мажоритарных элементов, а первый вход и выход третьего мажоритарного элемента соединены соответственно с третьим настроечным входом и выходом логического модуля, первый настроечный вход которого подключен к первым входам второго и седьмого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит мажоритарные элементы 11, …, 17, которые имеют по три входа, причем второй и третий входы элемента 1i соединены соответственно с выходами элементов 1i-1 и 1i+2, второй вход элемента 15 и первый вход элемента 1j подключены соответственно к выходам элементов 16 и 17, а первый вход элемента 14, первый вход и выход элемента 13 соединены соответственно с вторым, третьим настроечными входами и выходом логического модуля, первый настроечный вход которого подключен к первым входам элементов 12, 17.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы y1, y2, y3 ∈ {0,1} константной настройки. На первый вход элемента 11 второй вход элемента 16; второй вход элемента 11 третий вход элемента 16; третьи входы элементов 11, 15; вторые и третьи входы элементов 14, 17 подаются соответственно двоичные сигналы х1; х2; х3; х4 и х5 (x1,…,x5 ∈ {0,l}). На выходе элемента 1k имеем , где есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 13 определяется выражением , в котором

Таким образом, на выходе предлагаемого логического модуля получим

где τ2, τ3, τ4 есть простые симметричные булевы функции пяти аргументов х1, …, х5 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Похожие патенты RU2704737C1

название год авторы номер документа
ЛОГИЧЕСКИЙ МОДУЛЬ 2021
  • Андреев Дмитрий Васильевич
RU2776920C1
ЛОГИЧЕСКИЙ МОДУЛЬ 2020
  • Андреев Дмитрий Васильевич
RU2757830C1
ЛОГИЧЕСКИЙ МОДУЛЬ 2019
  • Андреев Дмитрий Васильевич
RU2709669C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2018
  • Андреев Дмитрий Васильевич
RU2701464C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2020
  • Андреев Дмитрий Васильевич
RU2757817C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2020
  • Андреев Дмитрий Васильевич
RU2758186C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2021
  • Андреев Дмитрий Васильевич
RU2776921C1
ЛОГИЧЕСКИЙ МОДУЛЬ 2020
  • Андреев Дмитрий Васильевич
RU2758187C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2018
  • Андреев Дмитрий Васильевич
RU2700557C1
ЛОГИЧЕСКИЙ МОДУЛЬ 2021
  • Андреев Дмитрий Васильевич
RU2778678C1

Иллюстрации к изобретению RU 2 704 737 C1

Реферат патента 2019 года ЛОГИЧЕСКИЙ МОДУЛЬ

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5. Устройство содержит семь мажоритарных элементов (11, …, 17). 1 ил.

Формула изобретения RU 2 704 737 C1

Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий четыре мажоритарных элемента, которые имеют по три входа, причем второй вход второго и первый вход четвертого мажоритарных элементов соединены соответственно с выходом первого мажоритарного элемента и вторым настроечным входом логического модуля, отличающийся тем, что в него дополнительно введены три аналогичных упомянутым мажоритарных элемента, второй вход третьего и третий вход i-го мажоритарных элементов соединены соответственно с выходами второго и (i+2)-го мажоритарных элементов, второй вход пятого и первый вход j-го мажоритарных элементов подключены соответственно к выходам шестого и седьмого мажоритарных элементов, а первый вход и выход третьего мажоритарного элемента соединены соответственно с третьим настроечным входом и выходом логического модуля, первый настроечный вход которого подключен к первым входам второго и седьмого мажоритарных элементов.

Документы, цитированные в отчете о поиске Патент 2019 года RU2704737C1

ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2017
  • Андреев Дмитрий Васильевич
RU2647639C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2015
  • Андреев Дмитрий Васильевич
RU2580799C1
ЛОГИЧЕСКИЙ МОДУЛЬ 2013
  • Андреев Дмитрий Васильевич
  • Горелова Наталия Александровна
  • Захарова Ксения Вячеславовна
  • Коннова Татьяна Юрьевна
  • Харитонова Ксения Александровна
RU2542920C2
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2011
  • Андреев Дмитрий Васильевич
  • Кузнецов Игорь Алексеевич
  • Носов Сергей Борисович
RU2443009C1
Электромеханический фильтр 1930
  • Остроумов Г.А.
SU26000A1
US 6868536 B2, 15.03.2005
US 4336468 A, 22.06.1982.

RU 2 704 737 C1

Авторы

Андреев Дмитрий Васильевич

Даты

2019-10-30Публикация

2018-08-30Подача