ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2015 года по МПК G06F7/57 H03K19/23 

Описание патента на изобретение RU2542895C1

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2417404, кл. G06F 7/57, 2011 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2281545, кл. G06F 7/57, 2006 г.), который содержит семь мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, второй вход первого, третий вход i-го ( i = 1 , 3 ¯ ) мажоритарных элементов и первые входы i-го, четвертого мажоритарных элементов соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, отличающемся тем, что в него введен восьмой мажоритарный элемент, выходы j-го ( i = 1 , 5 ¯ ) , m-го ( i = 7 , 8 ¯ ) и второго мажоритарных элементов соединены соответственно с вторым входом (j+1)-го, третьим входом (m-2)-го и вторым входом седьмого мажоритарных элементов, а третьи входы седьмого, четвертого, r-й ( i = 1 , 3 ¯ ) вход восьмого мажоритарных элементов и первые входы (m-2)-го, седьмого мажоритарных элементов подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом шестого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы l1, …, l8, причем второй вход элемента l1, третий вход элемента 1i ( i = 1 , 3 ¯ ) и первые входы элементов li, l4 соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, выходы элементов lj ( i = 1 , 5 ¯ ) , lm ( i = 7 , 8 ¯ ) и l2 соединены соответственно с вторым входом элемента lj+1, третьим входом элемента lm-2 и вторым входом элемента l7, а третьи входы элементов l7, l4, r-й ( i = 1 , 3 ¯ ) вход элемента l8 и первые входы элементов lm-2, l7 подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом элемента l6.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы f1, f2∈{0,1} константной настройки. На его первый, …, пятый информационные входы подаются соответственно подлежащие обработке двоичные сигналы х1, …, х5∈{0,1}. На выходе мажоритарного элемента lk ( i = 1 , 8 ¯ ) имеем Maj(αk1, αk2, αk3)=αk1αk2∨αk1αk3∨αk2αk3, где αk1, αk2, αk3 и ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента l6 определяется выражением

в котором

Таким образом, на выходе предлагаемого преобразователя получим

где τ1, τ2, τ4, τ5 есть простые симметричные булевы функции пяти аргументов x1, …, x5 (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Похожие патенты RU2542895C1

название год авторы номер документа
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2020
  • Андреев Дмитрий Васильевич
RU2762620C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2017
  • Андреев Дмитрий Васильевич
RU2647639C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2015
  • Андреев Дмитрий Васильевич
  • Никитин Николай Александрович
  • Азоркин Николай Николаевич
RU2621281C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2017
  • Андреев Дмитрий Васильевич
RU2689815C2
ЛОГИЧЕСКИЙ МОДУЛЬ 2020
  • Андреев Дмитрий Васильевич
RU2757830C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2016
  • Андреев Дмитрий Васильевич
RU2641454C2
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2019
  • Андреев Дмитрий Васильевич
RU2710871C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2019
  • Андреев Дмитрий Васильевич
RU2710878C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2017
  • Андреев Дмитрий Васильевич
RU2700558C2
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2021
  • Андреев Дмитрий Васильевич
RU2768627C1

Реферат патента 2015 года ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5. Устройство содержит восемь мажоритарных элементов (l1, …, l8). 1 ил.

Формула изобретения RU 2 542 895 C1

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, причем второй вход первого, третий вход i-го мажоритарных элементов и первые входы i-го, четвертого мажоритарных элементов соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, отличающийся тем, что в него введен восьмой мажоритарный элемент, выходы j-го m-го и второго мажоритарных элементов соединены соответственно с вторым входом (j+1)-го, третьим входом (m-2)-го и вторым входом седьмого мажоритарных элементов, а третьи входы седьмого, четвертого, r-й вход восьмого мажоритарных элементов и первые входы (m-2)-го, седьмого мажоритарных элементов подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом шестого мажоритарного элемента.

Документы, цитированные в отчете о поиске Патент 2015 года RU2542895C1

ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2005
  • Андреев Дмитрий Васильевич
RU2281545C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2009
  • Андреев Дмитрий Васильевич
  • Гринберг Исаак Павлович
  • Кузнецов Игорь Алексеевич
RU2417404C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2008
  • Андреев Дмитрий Васильевич
  • Гринберг Исаак Павлович
  • Кузнецов Игорь Алексеевич
RU2393527C2
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2011
  • Андреев Дмитрий Васильевич
  • Кузнецов Игорь Алексеевич
  • Носов Сергей Борисович
RU2443009C1
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ 2003
  • Андреев Д.В.
RU2248034C1
Печь для непрерывного получения сернистого натрия 1921
  • Настюков А.М.
  • Настюков К.И.
SU1A1
Строительная смесь 1977
  • Миняйло Андрей Иванович
  • Дворядкина Ольга Филипповна
SU655676A1

RU 2 542 895 C1

Авторы

Андреев Дмитрий Васильевич

Даты

2015-02-27Публикация

2013-11-06Подача