Триггерный логический элемент ИЛИ Российский патент 2023 года по МПК H03K19/00 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, и частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен двухвходовой логический элемент ИЛИ [1 Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. - М.: Высшая школа, 2004, стр. 605, рис. 8.12, а, б], содержащий шесть транзисторов, семь резисторов, два диода и два источника постоянного напряжения. Схема элемента имеет два выхода, один из них соответствует реализации логической операции ИЛИ, другой - логической операции ИЛИ-НЕ.

Недостаток его заключается в том, что у него малая нагрузочная способность. Электрический ток только одного из транзисторов формирует электрический ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих ток нагрузки, то это бы привело к увеличению максимальной силы электрического тока внешней нагрузки логического элемента и в результате к повышению нагрузочной способности.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа логический элемент ИЛИ/ИЛИ-НЕ [2 Манаев Е.И., Основы радиоэлектроники. - М.: Радио и связь, 1985, стр. 342, рис. 14.23), содержащий шесть транзисторов, пять резисторов и два источника постоянного напряжения.

Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного из транзисторов формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это бы привело к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению нагрузочной способности. Приведенные два логических элемента относятся к ЭСЛ элементам (ЭСЛ -эмиттерно-связанная логика).

Задача, на решение которой направленно изобретение, состоит в повышении нагрузочной способности триггерного логического элемента ИЛИ.

Это достигается тем, что в триггерный логический элемент ИЛИ, содержащий источник питающего постоянного напряжения, минусовой вывод которого соединен с общей шиной и заземлен, параллельно включенные первый и второй n-р-n транзисторы, выводы баз которых образуют относительно «земли» два входа логического элемента, первый резистор, включенный между плюсовым выводом источника питающего постоянного напряжения и общим выводом коллекторов первого и второго транзисторов, второй резистор, включенный между «землей» и общим выводом эмиттеров этих же первого и второго транзисторов, последовательно включенные третий резистор и третий тоже n-р-n транзистор, свободный вывод третьего резистора подсоединен к общему выводу первого резистора и плюсового вывода источника питающего постоянного напряжения, эмиттер третьего транзистора подключен к общему выводу второго резистора, эмиттеров первого и второго транзисторов, к базе третьего транзистора подсоединен плюсовой вывод источника опорного постоянного напряжения, минусовой вывод этого источника заземлен, последовательно между собой включенные четвертый n-р-n транзистор и четвертый резистор, подсоединенный к эмиттеру четвертого транзистора, также имеется пятый резистор, в него введен подсоединенный к эмиттеру четвертого транзистора, также имеется пятый резистор, р-n-р дополнительный резистор, эмиттер которого подсоединен к общему выводу третьего резистора и коллектора третьего транзистора, база дополнительного транзистора подключена к общему выводу коллекторов первого, второго, четвертого транзисторов и первого резистора, коллектор дополнительного транзистора подсоединен и к базе четвертою транзистора, и к одному из двух выводов пятого резистора, свободный вывод этого пятого резистора соединен со свободным выводом четвертого резистора и их общим вывод образует относительно «земли» выход логического элемента.

Сущность изобретения поясняется схемой триггерного логического элемента ИЛИ (фиг 1) и таблицей истинности (фиг. 2).

В триггерном логическом элементе ИЛИ общая шина (минусовой вывод) источника 1 питающего постоянного напряжения соединен с общей шиной заземлен. Параллельно включены дна n-р-n транзистора 2 и 3, выводы бар которых образуют относительно «земли» два входа x₁ и x₂ логического элемента. Первый резистор 4 включен между плюсовым выводом источника питающего постоянного напряжения 1 и общим выводом коллекторов транзисторов 2, 3, а второй резистор 5 - между «землей» и общим выводом эмиттеров этих двух транзисторов 2, 3. Последовательно включены резистор 6 и n-р-n транзистор 7. Свободный вывод резистора 6 подсоединен к общему выводу резистора 4 и плюсового вывода источника 1 питающего постоянного напряжения. Эмиттер транзистора 7 подключен к общему выводу резистора 5 и эмиттеров транзисторов 2, 3. С базой транзистора 7 соединен плюсовой вывод источника 8 опорного постоянного напряжения, минусовой вывод этого источника заземлен.

Последовательно между собой включены n-р-n транзистор 9, резистор 10. Коллектор транзистора 9 подсоединен к общему выводу резистора 4, коллекторов транзисторов 2 и 3. Свободный вывод резистора 10 соединен с выходом у относительно «земли» логического элемента. Последовательно включены р-n-р транзистор 11 и резистор 12. Эмиттер транзистора 11 подсоединен к общему выводу резистора 6 и коллектора транзистора 7. База транзистора 11 подключена к общему выводу резистора 4, коллекторов транзисторов 2, 3 и 9. Коллектор транзистора 11 соединен и с базой транзистора 9, и с одним из выводов резистора 12. Другой вывод резистора 12 подключен к общему выводу резистора 10 и выхода логического элемента у.

На фиг. 1 часть схемы на транзисторах 9 и 11 является триггером на транзисторах противоположного типа проводимости, а часть схемы на транзисторах 2, 3 и 7 представляет собой ЭСЛ-элемент, точнее переключатель тока. Резисторы 4 и 6 входят и в состав переключателя тока, и в состав триггера на транзисторах противоположного типа проводимости. На фиг. 1 также приведен пунктирными линиями резистор R_н, условно отображающий внешнюю нагрузку логического элемента.

Триггерный логический элемент ИЛИ работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля или ближе к нулю, высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).

Триггер па резисторах 9, 11 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 4 и 12 пулевые значения напряжения. Они прикладываются к базам транзисторов 9, 11 меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 9 и 11 открыты, их электрические токи создают напряжения в том числе на резисторах 4 и 12 по абсолютной величине и по значениям больше пороговых напряжений транзисторов и поддерживают транзисторы 9, 11 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространенные триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по споим значениям превышают значения напряжений соответствующих порогов срабатывания триггера.

Работа логического элемента ИЛИ отражается таблицей истинности (фиг. 2), где x₁ и х₂ - условное отображение исходных сигналов, у - условное отображение сигнала па выходе логического элемента и N - помер строки по порядку. В соответствии с первой строкой таблицы истинности на оба входа x₁, и х₂ логического элемента поступают напряжения уровня логического нуля и в худшем случае состояние транзисторов 2 и 3 в районе их пороговых напряжений. Тогда значение силы электрического тока через резистор 4 весьма мало, и соответственно малым является падение напряжения на резисторе. Плюсом оно через резистор 6 приложено к эмитгеру р-n-р транзистора 11, а минусом - к базе этого транзистора. Оно мало и не может перевести триггер на транзисторах 9, 11 во второе состояние совместно с напряжением па резисторе 6. За счет соответствующего значения напряжения источника 8 опорного напряжения обеспечивается требующееся напряжение на резисторе 6 для поддержания транзистора 11 в закрытом состоянии, а триггера па транзисторах 9, 11 - в первом состоянии. Напряжение на резисторе 6 минусом приложено к эмиттеру р-n-р транзистора 11, а плюсом через резистор 4 к его базе. За счет электрического тока транзисторов 9, 11 триггера на транзисторах противоположного типа проводимости на выходе у логического элемента и на условной нагрузке R_н имеется низкий уровень напряжения - уровень логического нуля.

В соответствии с 2-4 строками таблицы истинности (фиг. 2) на один из входов логического элемента или на оба его входа x₁, х₂ подается напряжение уровня логической единицы и сила электрического тока через резисторы 4 и 5 имеет повышенное значение. Напряжение на резисторе 5 должно обеспечить такую разность выходного напряжения источника 8 опорного напряжения и напряжения на резисторе 5 (по существу это напряжение между базой и эмиттером транзистора 7), чтобы состояние транзистора 7 было в районе порогового напряжения или близкое к этому состоянию. Тогда сила коллекторного тока транзистора 7 и соответственно напряжение на резисторе 6 имеют малые значения.

Как отмечено выше, повышенное значение силы электрического тока через резистор 4 обеспечивает на нем повышенное значение напряжения, которое минусом приложено к базе р-n-р транзистора 11 обеспечивает его открытое состояние и второе состояние триггера на транзисторах противоположного типа проводимости. Небольшое и недостаточное влияние этому имеет напряжение на резисторе 6. Оно плюсом приложено через резистор 4 к базе транзистора 11, но имеет весьма малое значение, как отмечено было выше. Электрические токи транзисторов 9, 11 триггера на транзисторах противоположного типа проводимости во втором его состоянии обеспечивает на нагрузке R_н на выходе у логического элемента напряжение уровня логической единицы.

Таким образом, в триггерном логическом элементе ИЛИ сила электрического тока нагрузке равна сумме силы токов двух транзисторов 9 и 11, что повышает нагрузочную способность этого логического элемента. В прототипе и аналоге электрические токи нагрузки формирует только один из имеющихся транзисторов.

Изобретение относится к цифровой схемотехнике. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ. Триггерный логический элемент ИЛИ содержит пять транзисторов, пять резисторов, источник питающего постоянного напряжения и источник опорного постоянного напряжения. Новым является то, что в него введен р-n-р дополнительный транзистор, эмиттер которого подсоединен к общему выводу третьего резистора и коллектора третьего транзистора, база дополнительного транзистора подключена к общему выводу коллекторов первого, второго транзисторов и первого резистора, коллектор дополнительного транзистора подсоединен и к базе четвертого транзистора, и к одному из двух выводов пятого резистора, свободный вывод этого пятого резистора соединен со свободным выводом четвертого резистора и их общий вывод образует относительно «земли» выход логического элемента. 2 ил.

Триггерный логический элемент ИЛИ, содержащий источник питающего постоянного напряжения, минусовой вывод которого соединен с общей шиной и заземлен, параллельно включенные первый и второй n-р-n транзисторы, выводы баз которых образуют относительно «земли» входы логического элемента, первый резистор, включенный между плюсовым выводом источника питающего постоянного напряжения и общим выводом коллектор первого и второго транзисторов, второй резистор, включенный между «землей» и общим выводом эмиттеров этих же (первого и второго) транзисторов, последовательно включенные третий резистор и третий тоже n-р-n транзистор, свободный вывод третьего резистора подсоединен к общему выводу первого резистора и плюсового вывода источника питающего постоянного напряжения, эмиттер третьего транзистора подключен к общему выводу второго резистора, эмиттеров первого и второго транзисторов, к базе третьего транзистора подсоединен плюсовой вывод источника опорного постоянного напряжения, минусовой вывод этого источника заземлен, последовательно между собой включенные четвертый n-р-n транзистор и четвертый резистор, подсоединенный к эмиттеру четвертого транзистора, также имеется пятый резистор, отличающийся тем, что в него введен р-n-р дополнительный транзистор; эмиттер которого подсоединен к общему выводу третьего резистора и коллектора третьего транзистора, база дополнительного транзистора подключена к общему выводу коллекторов первого, второго, четвертого транзисторов и первого резистора, коллектор дополнительного транзистора подсоединен и к базе четвертого транзистора, и к одному из двух выводов пятого резистора, свободный вывод этого пятого резистора соединен со свободным выводом четвертого резистора и их общий вывод образует относительно «земли» выход логического элемента.