Устройство для контроля логических узлов Советский патент 1983 года по МПК G06F11/16 

два триггера, два элемента И, ограничительный резистор,причем первый вход блока соединен с нулевым входом первого триггера, с нулевым входом второго триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, единичный вход которого соединен с единичным входом второго триггера, с выходом второго элемента И, первый и второй входы которого являются соответственно вторым :и третьим входами блока, четвертый вход которого соединен с синхровходом первого триггера, с синхровходом второго триггера, информационный вход которого соединен с. информационным входом первого триггера , с первым выводом ограничительного резистора, второй вывод которого соединен с шиной электропитания блока, выход блока соединен с выходом первого элемента И.

1.УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ, содержащее генератор импульсов, счетчик, блок хранения эталонов, h элементов сравнения (где; П - число выводов проверяемого узла), h элементов памяти, п индикаторов, Ц блоков фиксации входов,блок управления, п элементов И,- И переключателей. In элементов ИЛИ, причем выход генератора импульсов соединен со счетным входов счетчика, выходы разрядов которого соединены соответственно с первыми входами элементов И, вторые входы Kotopbtx соединены с первым выходом блока управления, с первыми информационными входами переключателей, вторые информационные входы которых соединены соответственно с первыми выходами блоков фиксации входов, с выводами проверяемого узла, с первыми входами элементов сравнения, выходы переключателей соединены соответственно с первыми входами элементов ИЛИ, вторые входы которых соединены соответственно с вторыми выходами блоков фиксации входов, выходы элементов ИЛИ соединены соответственно с выводами блока хранения эталонов, с вторыми входами элементов сравнения, выходы которых соединены соответственно с информационными входами элементов памяти, второй выход блока управления соединен с первыми входами бло-ков фиксации входов, вторые входы, которых соединены соответственно с выходами элеме тов И, третий выход блока управления соединен с третьими входами блоков фиксации входов, третьи выходы которых соединены соответственно с управЛЯЮ1ДИМИ входами переключателей, выходы элементов памяти соединены соответственно с входами индикаторов, отличающееся тем, что, с целью увеличения достоверности контi роля, в устройство введен (И+1)-й индикатор, элемент И-НЕ, ц блоков (Л регистрации переключений, формироС ватель импульсов, причем установочный вход счетчика соединен с выходом формирователя импульсов, вход которого соединен с выходом элемента И-НЕ, с входом ( п+1)-г® индикатора, с управляющими входами эле ментов памяти, входы элементов И-НЕ соединены соответственно с выходами блоков регистрации переключений, СХ) первые входы которых соединены с tSD вторым выходом блока управления, СО третий .выход которого соединен с вторыми входами блоков регистрации переключений, третьи входы которых соединены соответственно с третьими выходами блоков фиксации входов, выходы элементов ИЛИ соединены соответственно с четвертыми входамиблоков регистрации переключений. 2. Устройство по П.1, о т л и чающееся тем, что блок регистрации переключений содержит

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля исправности логических блоков и цифровых интегральных схем. Известно устоой(;тво для контроля логических блоков, содержащее генератор импульсов, счетчик, эталонный блок, элементы сравАения, элементы памяти, индикаторы, блок обнаружения входов и блок управления 1.., Одн.кс устройство не обеспечивает достоверности распознавания вход .и выходов. Наиболее близким к предлагаемому по технической сущности является устройство для контроля логических узлов, содержащее генератор импульсов, счетчик, блок хранения эталоно элементы сравнения, 5локи памяти, индикаторы, блоки фиксации входов, блок управления, элементы И и ключи причем выход генератора импульсов соединен с входом сметчика, первые входы блока фиксации входов соединены с первым выходом блока управления, первые и вторые входы блоков фиксации входов соед1Тнены соответственно с выводами контролируемого узла и блока хранения эталонов, а также с первыми входами блоков памя ти, вторые входы которых объединены а выходы соединены с индикаторами, первые входы элементов И соединены соответственно с группой выходов счетчика, вторые входы элементов И соединены с вторыми выходами блока управления, с первыми входами ключе а выходы элементов И соединены с вторыми входами блоков фиксации входов, третьи входы которых соединены с третьим выходом блока управления, вторые входы ключей соединены с первыми выходами блока фиксации входов, третьи входы ключей соединены с третьими выходами блоков фиксации вхо дов, а выходы - с вторыми входами элементов сравнения. Устройство работает по принципу сравнения входных и выходных сигналов двух идентичных блоков - контролируемого блока и блока хранения эталонов. На входы обоих блоков подаются одинаковые тестовые сигналы и проводится сравнение состояний на всех выводах обоих блоков. Устройство предназначено также для контроля интегральных схем, установленных на печатные платы логических блоков, при этом входными сигналами эталонной интегральной схемы являются сигналы, снимаеj te с входов проверяемой интегральной схемы 2. Однако известное устройство не позволяет осуществить контроль логических узлов, имекщих в своем составе элементы памяти, т.е. проверку поледовательностных схем. На выходах последовательHocTf x схем до подачи на их установочные входы специальных сигналов может произвольно присутствовать любое логическое состояние. В известном устройстве как при контроле логических блоков, так и при проверке микросхем, установленных на печатные платы, не предусмотрена подача специальных установочных сигналов на входы контролируемого блока :и блока хранения эталонов до начала контроля, т.е. до включения блоков памяти элементов сравнения. Поэтому при ислользовании данного устройства для контроля логических узлов, имеющих в своем составе последовательностные схемы,будет происходить ошибочная браковка исправных логических узлов по тем выходам, первоначальные логические состояния которых будут не совпадать.

изобретения - повышение достоверности контроля. Поставленная цель достигается тем что в устройство для контроля логических узлов, содержащее генератор импульсов, счетчик, блок хранения эт лонов,п элементов сравнения (где ц - число выводов проверяемого узла) П элементов памяти, п индикаторов, И блоков (Ии входов,блок управ ления, п элементов И, п переключателей, ri элементов ИЛИ, причем выход генератора импульсов соединен со счетным входом счетчика, выходы разрядов (которого соединены соответственно с первыми входами элементов И, вторые входы которых соединены с первым выходом блока управления, с первыми информационными входами переключателей, вторые информациойнь е входы которых соединены соответственно с первыми выходами блоков . фиксации входов, с выводами проверяемого узла, с первыми входами элемен тов сравнения, выходы переключателей соединены соответственно с первыми входами элементов ИЛИ, вторые входы которых соединены соответственно с вторыми выходами блоков ксации «ходов i выходы элементов ИЛИ соеди)ны соответственно с выводами блока хранения эталонов, с вторыми вхсдами элементов сравнения, выходы которых соединены соответственно с информационными входами элементов памя ти второй выход блока управления соединен с первыми входами блоков фиксации входов, вторые входы которых соединены соответственно с выходами элементов И, третий выход блока управления соединен с третьими входами блоков фиксации входов,треть выходы которых соединены соответственно с управляющикм входами переключателей, выходы элементов памяти соединены соответственно с входами индикаторов, введен (1:1Ч-1)-й индикатор, элемент И-НЕ, п блоков регистрацг и переключений, формирователь импульсов, причем установочный, вход счетчика соединен с выходом формирователя импульсов, вход кото-; рого соединен с выходом элемен, та И-НЕ, с входом{п+1)-го индикатора, с управляющими входами элементов памяти, входы элементов И-НЕ Q соединены соответственно с выхо. дами блоков регистрации переключений, первые входы которых соединены с вторым выходом блока управления, третий :выход которого соединен с вторыми входами блоков регистрации переключении, третьи входы которых соединены соответственно с третьими выходами блоков фиксации входов, выходы элементов ИЛИ соединены соответственное четвертыми .ходами блоков регистрации переключений. Блок регистрации переключений содержит два триггера, два элемента И, ограничительный резистор, причем первый вход блока соединен с входом первого триггера, с нулевым входом второго триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, единичный вход которого соединен с единичным входом второго триггера, с выходом второго элементаИ, .первый и второй входы которого являются соответственно вторым и третьим входами блока, четвертый вход которого соединен с синхровходом jnepBoro триггера, с синхровходом второго триггера, информационный вход которого соединен с информационным входом первого триггера, с первым выводом ограничительного резисторе, второй . выво которого соединен с шиной электропитания блока, выход блока соединен с выходом первого элемента И. На фиг. 1 представлена схемапредлагаемого устройства; на фиг,2 схема блока регистрации переключений; на фиг. 3 и ч - .временные диа- граммы, поясняющие работу блока регистрации переключений. Устройство содержит генератор 1 импульсов, счетчик 2, проверяемый узел 3. блок k хранения эталонов элемент 5 сравнения, элемент 6 ламяти, индикатор 7, блок 8 фиксации входов, блок 9 управления, содержаний переключатель 10, формирователь П запуска, переключатель 12. Кроме того, устройство содержит элемент 13, переключатель И, блок 15 регистрации переключений, элемент И-НЕ 1, индикатор 17, формирователь 18 импульсов, элементы ИЛИ 19, резистор 20, триггер 21 и 22, элемент И 23 и 2 Устройство работает по принципу сравнения входных и выходных сигнало двух идентичных блоков - проверяемог узла 3 и блока 4 хранения эталонов. Устройство имеет два режима работы первый соответствует контролю уэлов второй - контрол микросхем, установ ленных нз печатных платах. Для обеспечения возможности контроля ких узлов, имеющих В своем составе последовательностные схемы, требующие первоначальной установки, в уст ройстве; предусмотрена задержка включения элементов памяти элементов сра нения на время, необходимое для осуществления начальной установки проверяемого узла и блока хранения Эталонов по всем входам. Первоначально все элементы памяти блоков 6,8 и 15 устанавливаются в нулевое состояние, соответствующее oтcyтctвию в индикаторах 7,закрытию перек/йочате лей И, запрещению прохождения тесто вых сигналов от счетчика 2 через эле менты И 13 и блоки 8 фиксации входов на выводы проверяемого узла. Устройство работает следущим образом. Переключателем 10 запускается формирователь 11 импульсов, открывающий блоки S фиксации входов, которы определяют выводы блока Ц хране( эталонов, соответствущие входам блока, включают блоки 15 регистрации переключе ний, соответствующие входам блока 4 Хранения эталонов, устанавливая их в нулевое состояние, откл 7чают блоки 15 регистрации переклю чений, соответствующие выходам блока k хранения эталонов, устанавливая их в единичное состояние, а также, а зависимости от режима работы, либо начинают передавать тестовые сигналы от счетчика 2 через элементы И 13 на входы проверяемого узла 3 и блока 4 хранения эталонов, либо во втором режиме открывают переключатели 14, соответствующие входам блока хранения эталонов, что обеспечивает передачу сигналов с входов проверяемого у.ла 3 на входы блока 4 хранения эталонов. Включенные блоки 15 регистрации переключений, соответствующие входам блока 4 хранения эталонов, выходными сигналами (низкий уровень) будут сохранять на выходе элемента И-НЕ 16 высокий уровень, поступающий на установочные входы элементов 6 памяти и удерживаюи1ий их в исходном состоянии,-соответствующем отсутствию свечения индикаторов 7. Блоки 15 регистрации переключений построены таким образом, что каждый из них будет отключаться только в том случае, если вывод блока 4 хранения эталонов является выходом, или если на нем (вход блока) будут зарегистрированы перек/вочения сигналов из низкого логического уровня в высокий и из высокого логического уровня в низкий. После того,как на всех входах блока 4 хранения эталонов произойдет перек/яочение, т.е. / осуществится подача сигналов на все возможные установочные входы проверяемого узла 3 и блока 4 хранения . эталонов, все блоки 15 регистрации переключений отклочатся, на их выходах установятся высокие логические уровни, а на/выходе элемента И-НЕ установите низкий логический уровень, который, поступая на установочные входы блоков 6 памяти, разрешает их вк/яочение сигналами с выхо дов элементов 5 сравнения. Таким образом, сигнал низкого логического уровня на выходе элемента И-НЕ разрешает начало сравнения входных и выходных сигналов провер яемого узла 3 и блока 4 хранения эталонов,при его появлении загорается индикатор 17 и запускается формирователь 18 . импульссю. Формирователь 18 импульсов, вырабатывая на своем выходе импульс сброса, осуществляет установку счетчика 2 в исходное состояние, тем самым обеспечивая полноту тестовых сигналов, вырабатываемых счетчиком 2. Элейенты 5 сравнения в обоих режимах сравнивают сигналы на выводах 3 и 4 и в случае несовпадения выдают сигналы на соответствующий блок 6 памяти, который в этом случае устанавливается в состояние, соответствупщеё свечению индикатора 7 8 случае, если проверяемый узел исправен, то в конце проверки, длительность которой задается формирователем 11 запуска, ни один из индикаторов 7 не светится, если проверяемый узел 3 является неисправным,то а конце проверки, в зависимости от характера неисправности, В1)1свечивает :ся определенная комбинац«4Я индикаторов 7.Временные диаграммы поясняющие работу блока регистра цйи .переключений представлены на фиг. 3( выводом блока А хранения эталонов является выход блока и на нем присутствует низкий логический уровень) и на фиг.4 - выводам йпока k хриашения эталонов является вхед . Блоки 15 регистра ии гшркшшачений (фиг,2) работаю сява чадим образом. Ecim выводом блежа4 т ранения эталонов является выабе ц блока, (фиг.3), на входов 3 блока 15 регист рации переключений будет в сегда при сутствовать ВЫСОК 4Й ДОГЙЧ@&КИЙ уровень, поэтому Поступаш|ие на вхо 2 блока 15 импульсы установят триггеры 21 и 22 в едини чное состояние и на выходе блока 15 регистрации переключений будет прису 1 твовать высокий, логический уровень.. Если выводом блока 4 хранения эталонов Является вх(Эд .блока .|фиг. то на входе 3 блока 15 регистрации переключений -произойдет переключени из:высокого логического состояния в низкое, тогда второй импульс уста новки, поступающий на вход 2 15 регистрации переключений, не про дет на единичный вход триггеров 21 22 и дну останутся в нулевом состоянии. Триггеры 21 и 22 останутся в нулевом состоянии, пока не произойдет переключения по входу синхронизации (вход 4 блока регистрации переключений, являющийся одновременно входом блока хранения эталонов). 98 Триггер 21, имеющий в-х€ 3 wxpimmзации по от1)И1(ательмому фром1Г у им пульса, переключится стри смене состояния на входе 4 из высокого логического уровня в низкий. Триггер 21, имеющий fход синхронизации по положительному фронту импульсов, переключится при смене состояния на входе 4 блока 15 из Низкого логического уровня в высокий. Положительный потенциал на выходе блока 15 регистрации переключений появится только после переключения обоих триггеров 21 и 22 из нулевого в единичное состояние. Таким образом, единичный потенциал на выходе блоков 15 регистрации переключений устанав ливается только в тех случаях, если вывод блока-,4 хранения эталонов яг ляется в ь -вур|р« блока, или если на нем { моузклщ да: положительный или отрицат-еньнв ш пульс, который одн@в1рейвнно яажмй ся импульсом установка ря входа контролируемого блока и блока хранения эталонов. Предлагаемое устройство Позволяет осуществить контроль и локализацию неисправностей логических узлов,имеющих в своем составе не только комбинационные, но и последовательностные схемы. Это достигается тем, что до начала сравнения сигналов прозе-ряемого узла и блока хранения эталонов производится начальная установка входящих в их состав элементов памяти, для чегоVB устройство введены блоки регистрации переключений, элемент И-НЕ, индикатор иформирова40 тель импульсов с соответствующими .связями.

Ф я

u./

5г/г 2

-ik