Устройство для приема дискретных сигналов Советский патент 1983 года по МПК H04L27/22 

Изобретение относится к технике передачи данных и может использовать ся в аппаратуре передачи дискретной информации. Известно устройство преобразовани сигналов, содержащее на.передающей стороне скремблер, выход которого через последовательно соединенные ко дер и модулятор подключен к входу канала связи, а на приемной стороне дескремблер/ вход которого через демодулятор соединен с выходом канала связи til Однако это устройство имеет низку точность преобразования из-за размно жения ошибок г происходящего в дескремблере, Наи.более близким техническим решением к изобретению является устрой ство для приема дискретных сигналов содержащее -регистр сдвига, выходы которого подключены, к входам первого сумматора по модулю два, выход которого ссГединен с первым входом второго сумматора по модулю два, к второму входу которого подключен выход декодера, вход которог соединен с выходом демодулятора 2j, Однако известное устрййство имеет низкую помехоустойчивость. Цель изобретения - повышение по мехоустойчивости. Для этого в устройство для прием дискретных сигналов, содержащее ре гистр сдвига, выходы которого подключены к входам первого сумматора по модулю два, выход которого соединен с первым входом второго суммато ра по модулю два, к второму входу которого подключен выход декодера, вход которого соединен с выходом де модулятора, введены третий сумматор по модулю два и последовательно соединенные интегратор, пороговый блок и коммутатор, к второму входу которого подключен выход третьего сумматора по модулю два, первый вход которого соединен с выходом декодера и с третьим входом коммутатора, выхо . которого подключен к входу регистра сдвига, а -вход интегратора соединен с выходом второго сумматора по модулю два и с вторым входом третьего сумматора по модулю два. На чертеже представлена структурная электрическая схема предложенного устройства. Устройство для приема дискретных сигналов содержит регистр 1 сдвига, первый, второй и третий сумматоры 2По модулю два, коммутатор 5, интегратор б, демодулятор 7, декодер 8 и пороговый блок 9. Устройство работает следукнцим образом. Через демодулятор 7, и декодер 8 входная последовательность поступает на вход второго сумматора 3 по модулю два. При отсутствии ошибок в сигнале на выходе декодера 8, на выходе второго сумматора 3 по модулю два образуется сигнал вида ..0000.,. При этом на выходе интегратора 6 и на выходе порогового блока 9 образуется нулевой потенциал, поступающий на вход коммутатора 5. Сигнал с выхода второго сумматора 3 по модулю два, помимо входа интегратора 6/ поступает на вход третьего сумматора 4по модулю два, на другой вход которого поступает сигнал с выхода декодера 8. При отсутствии ошибок в сигнале на выходе декодера В и нулевом потенциале на входе коммутатора 5 сигнал с выхода декодера 8 без изменения полярности через третий сумматор 4 по модулю два и коммутатор 5 поступает на вход регистра 1 сдвига. При возникновении ошибок в канале связи на выходе второго сумматора 3 по модулю два появляются единич.ные элементы, которые, суммируясь по модулю два в третьем сумматоре 4 по модулю два с входным сигналом, приводят к инвертированию соответствующих ошибочных элементов, т.е. к исправлению ошибок, поступающих с выхода декодера 8 через третий сумматор 4 по модулю два и коммутатор 5на вход регистра 1 сдвига. Таким образом, в предложенном устройстве, в oтличиe от известного, в сигналах, поступающих на входы первого сумматора 2 по модулю два с выходов регистра 1 сдвига, ошибочные элементы отсутствуют, и размножение ошибок не происходит, что приводит к повышению помехоустойчивости. В начале сеанса связи, когда в регистре 1 сдвига записана случайная комбинация, наличие третьего сумматора 4- по модулю два в цепи логической обратной связи приводит к записи ошибочных элементов в регистр 1 сдвига, причем этот процесс носит лавинообразный характер. В этом случае на входе интегратора единичные элементы появляются с вероятностью 0,5, на выходе интегратора образуется единичный сигнал, который переводит-коммутатор 5 в состояние, когда выход декодера 8 подключается к входу регистра 1 сдвига, минуя третий сумматор 4 по модулю два. Цепь логической обратной связи разрывается, и устройство переходит в режим, аналогичный работе известного устройства. При этом ошибки исчезают, на выходе интегратора вновь появляется нулевой потенциал, и пороговый блок переводит коммутатор в состояние, при котором сигнал с вькода декодера 8 поступает на вход

310309944

регистра-1 сдвига через третий сумма-Тгжим образом, предложенное уст-;

;тор 4 по модулю два, о6еспечиваюаи1йройство автоматически переходит в :

:инвертирование ошибочных элементов,режим, обеспечивающий повтоение помепоступающих на вход регистра 1 сдай-хоустойчивости по сраввеиик с иэвестга.иь1м устройств.й«4

УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНЫХ СИГНАЛОВ, содержащее регистр сдвига, выходы которого подключены к входам первого сумматора по модулю два, выход которого соединен с первым входом второго сумматора по модулю два, к второму входу которого подключен выход декодера, вход которого соединен с выходом демодулятора, отличающееся тем, что, с целью повышения помехоустойчивости, введены третий сумматор по модулю два и последовательно соединенные интегратор, пороговый блок и коммутатор, к второму входу которого подключен выход третьего сумматора по модулю два, первый вход которого соединен с выходом декодера и с третьим, входом коммутатора, выход которого подключен к входу регистра сдвига, а вход интегратора соединен с выходом§ второго сумматора по модулю два и СП с вторым входом третьего сумматора по модулю два. с СО о со со О:;: