Устройство для последовательного выделения нулей из @ -разрядного двоичного кода Советский патент 1983 года по МПК G06F7/06 

Устройство относится к вычислительной технике и может быть испол зовано в запоминающих устройствах с ассоциативной выборкой. Известно устройство- для выделения младшего значащего разряда, содержащее блок выделения нулей и дешифратор 1. Недостатком этого устройства является низкое быстродействие. Наиболее близким по техиической сущности к изобретению являетс устройство для последовательного выделения нулей из И -разрядного двоичного кода, содержащее в каждом разряде элемент И-НЕ, триггер, а также и элементов НЕ и параллель ный и-разрядный сумматор 2J. Недостатком известного устройст является низкое быстродействие и надежность. Целью изобретения является повы шение надежности и быстродействия устройства. Поставленная цель достигается тем, что в устройство д;7я последовательного выделения нулей из И-раз рядного двоичного кода, содержащее группу элементов НЕ и .регистр, причем входы сброса триггеров регистра соединены с входом сброса устройства, введены группа элементов И и группа элементов ИНН, первы входы которых соединены с соответствующими информационными входами устройства, второй вход каждого элемента ИЛИ группы соединен с прямым выходом триггера соответственно разр5ада регистра, выход каждого элемента IDIil группы соединен с входом соответствующего элемента НЕ группы, выходы элементов НЕ группы соединены с пepвы ш входами соотве ствующих элементов И группы, выход каждого элемента ИЛИ группы соединен с соответствующими входами все последующих элементов И группы, та товы15 вход устройства соединен с с ответствующим входом кахсдого элемента И группы, выход калздого элемента И группы соединен с единичным входом триггера одноименного p ряда регистра и с соответствующим информационным выходом устройства. На чертеже представлена блок-сх ма устройства. Устройство содержит информацион входы 1 устройства, элементы ИЛИ 2 группы, элементы НЕ 3 группы, элементы И 4 группы, триггеры 5 регистра, информационные выходы б устройства, тактовый вход 7 устройства, вход сброса 8 устройства. Устройство работает следующим об-, разом. Сигналом с входа 8 все триггеры 5 устанавливаются в нулевое состояние. На ПРЯГ.1ЫХ 1зыходах триггеров устанавливается потенциал логического нуля После этого устройство готово к работе. На информационные входы 1 подается -разрядный двоичный код. В тех разрядах, где присутствуют единицы, проход сигнала с входа 7 через соответствующий элемент И 4 на вход установки триггера 5 в единичное состояние запрещен потенциаломj соответствующим логическому нулю с вы- . хода соответ-ствующего элемента НЕ 3. В тех разрядах двоичного кода, где присутствуют нули, потенциал, соответствующий;лргической единице с выхода соответствующего элемента НЕ 3, разрешает прохолсдение сигнала с входа 7 через -элемент И 4 данного разряда в том случае, если во всех предыдущих Смладших ) разрядах -.двоичного кода присутствуют единицы в этом случае на входы элементов ИЛ1 2 предыдущих разрядов подается потенциал логической единицы, который поступает па соответствующие входы элементов и. 4,йричем полное совпадение потенциалов логической единицы возможно только в самом младшем двоичном разряде считая только те разряды, где на входы устройства поступает код нуль), либо в том случае, если все предыдущие нули двоичного кода уже выделены, так как в результате выделения нулей триггер 5 соответствующего разряда импульсом с выхода элемента И 4 устанавливается в единичное состояние и потенциал с прямого выхода триггера через элемент ИЛИ 2 дает разрешение на выделение следующего по порядку более старшего разряда, в котором присутствует нуль. На выходе предлагаемого устройства последовательно во времени появляются импульсы, снимае.Фле с выходов элементов И 4 тех разрядрв, значения которых равны нулю. Применение изобретения позволяет повысить быстродействие устройства и его на.дежность.

УСТРОЙСТВО ДЛЯ ПОСЛЕДоВА.ТБЛЬНОГО.ВЬЩЕЛЕНИЯ НУЛЕЙ ИЗ И-РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее группу элементов НЕ и регистр, прИ чем входы сброса триггеров соеди- . йены с входом сброса устройства, отличающееся тем, что, с целью повьшения быстродействия и надежности устройство содержит группу элементов И и группу элементов ИЛИ, первые входи которых соединены с соответствующими информационными входами устройства, второй вход каждого элемента ИЛИ группы соединен с прямым выходом триггера соответствующего разряда регистра, выход каждого элемента ИЛИ группы соединен с входом coqiTве ствующего элемента НЕ группы, выходы элементов HF группы соединены с первыми входами соответствующих элементов И группы, выход каждого элемента ИЛИ группы соединен с соответствующими входами всех последующих элементов И группы, тактовый вход устройства соединен с соответствующим входом каждого элемента И группы, выход каж(Л дого элемента И группы соединен с единичным входом триггера соответС ствующего разряда регистра, и с соответствующим информационным выходом устройства.