Устройство для последовательного выделения единиц из @ -разрядного двоичного кода Советский патент 1983 года по МПК G06F7/06 

Устройство относится к вычистггепь I ной технике и может быть использовано в устройствах ассоциативных ЗУ, а также в качестве программируемого распредели-теля импульсов.

Известно устройство для последовательного выделения единиц из ц-разрядного двоичного кода, содержащее два последовательно соединенных регистра, блок выделения единиц, блок исключения 1выделения единиц, преобразователь номера выделенной единицы в двоичный код и дешифратор двоичного кода номера разряда выделенной единицы tl}Недостатком данного устройства является его сложность.

Наиболее близким к предлагаемому является устройство для последслзательного выделения едишш из у -разрядного двоичного кода содержащее выполненные на триггерах вспомсигательный и основной регистры, однотипные ячейки, каждая КЗ которых содержит элемент ИЛИ и два элемента И f/2..

Недостатком известного устройства является ето сложность и, следовательно, низкая надежность и невысокое быстродействие. Кроме этого, в результате различия в структуре первого разряда и всех остальных данное устройство не до-; пускает параллельного объединения при увеличении разрядности входного двоичного кода.

Цель изобретения - упрощение устройства и повышение его быстродействия.

Поставленная цель достигается тем, что в устройстве, содержащем регистр из И триггеров и Ц блоков выделения единиц, каждый из которых содержит два элемента И и элемент ИЛИ, первый вход первого элемента И i-го { i I... И) блока выделения единиц соединен с i -м информационным входом устройства, вы- i ход элемента ИЛИ -t -го блока выделения единиц соединен с первым входга второго элемента И i-ro блока выделения единиц, выход которого соединен с единичным входом соответствующего триггера регистра, каждый блок выделения единиц содержит элемент НЕ, причем первый вход элемента ИЛИ-t-го блока выделения единиц, .кооме пеового, соединен с В1 1ходом элемента ИЛИ ( -1)-го блока выделения единиц и через соответствуюишй элем0{Т НЕ с вторым входом втрого элемента И 1 -го блока выделения единиц, первый вход элемента ИЛИ первого блока, выделения единиц соединен с вхоДс нараши вания разрядности .устройства я через

соответствующий элемент НЕ с вторым входом второго элемента И i -го блока выделения единиц - с тактовым входом устройства, выход и второй вход первого элемента И -го блока выделения единиц соединены соответственно с вторым входом элемента ИЛИ 1 -го блока выделения единиц и с выходом соответствующего триггера регистра, выход втооого элемента И 1 -го блока выделения единиц соединен .с соответствующим разрядным выходом устройства, выход элемента ИЛИ И -го блока выделения единиц соединен с выходом нараиОшания разрядности устройства.

На чертеже представлена блок-схема устройства.

Устройство содержит информационные входы 1, блоки 2 выделения единиц, регистр 3, выполненный на триггерах 4; каждый блок 2 состоит из первого элемета И 5, элемента ИЛИ 6, элемента НЕ 7 второго элемента И 8, тактового входа и входа Ю установки в начальное состояние, вход 11 наращивания разрядности устройства и выхода 12 наращивания раэрядносги устройства.

В исходном состоянии все триггеры 4 регистра 3 находятся в единичном сос., на входе 11 наращивания разряп

ности подается потенциал логического нуля. Значения разрядов двоичного кода подаются на входы элементов И 5. Так как все триггеры находятся в единичном состоянии, на вторые входы элементов И 5 поступают потенциалы логической единицы с выходов триггеров 4.

Если значение первого разряда исходного кода равно нулю, то на выходах элементовИби ИЛИ6 присутствует нулевой потенциал, который является запрещающим сигналом для элемента И 8, Если эначениз первого разряда исходного кода равно единице, то на выходе элемента И 5 и элемента ИЛИ б устанавливается потенпиал. логической единицы, который является разрешающим сигналом для элемента И 8 первого блока и одновременн запрещающим для всех более старших разрядов кода, так как он поступает через соответствующие элементы ИЛИ 6 на вход элемента НЕ 7 каждого более .старшего разряда.

При приходе тактового импульса HP вход 9 на выходе элемента И 8 первого блока появится импульс, передающий информацию на выход 13 устройства о наличии единичного значения на входе устройства, одновременно этот

УСТРОЙСТВО ДЛЯ ПОСЛЕДСВАТЕЛБНОГО ВЬЦШЛЕНИЯ ЕДИНИЦ , ИЗ П РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее регистр та и триггеров и и бпокрв выделения единиц,., каждый кз которых ссздержит два элемента И и эпемент И/Ш, первый вход первого элемента И i - го ( -1 1.,.. VI) блока выделения едюшк соединен с 1- м инфо яи1аш1шгаым взсодсм устройства, выход эпетлента ИЛИ i -го блока выдепенШ единшс соединен с входом Bfoporo элемента И -i-ro блока выд тения единшх, -выход которсох) соепшен с единичным входом соответсху вукшего триггера , о т л и ч а ю ш е е с я тем, чтс ,с степью улрсицешш , устройства и повышения его быстродейст ЕИЯ, каждый блок: шлделепия единиц содержит элемент НЕ, причем первый вход. элемента ИЛИ -1 -го блока выделения едвнш, кроме первого, соединен с выходом эл« 1ента 1ЛИ ( i -1) -го блока выделения единиц и через соответствующий элемент НЕ с вторым входом второго элбмекта И Л -го блока выделения единиц, первый вход элемента ИЛИ первого блока выделения едишщ соединен с входом Hapeiшивания разрядности устройства и черегз соответствующий элемент НЕ с входом второго элемента И первого блока выделения единиц, третий вход второго элемента И 4-го блока выделения единиц - с тактовым входом устройства, выход и второй вход первого Цемента И -i -го блока выделшия единиц соединены соответственно с вторым входом : элемента ИЛИ -i -го блока выделения еди ниц и с выходом соответствующего триг-, гера регистра, выход второго элемента И i -го блока выделения единиц соедиD v нен с соответствующим разрядным выхО дом устройства, выход элемента ИЛИ fsd у -го блока выделения единиц соединен i с выходом наращивания разрядности уст:л ройства..