Запоминающее устройство с самоконтролем Советский патент 1983 года по МПК G11C11/00 

торого соединены соответственно с выходами четвертогг и пятого элементов И, первые входы которых подключены к выходам второго блока сравнения, второй вход четвертого элемента И соединен с выходом элемента И-НЕ, второй вход

пятого элемента И подключен к выходу второго элемента ИЛИ и входу элемента НЕ, выход которого соединен с йторым входом третьего элемента И, выход ко- торого подключен к управляюлюму входу первого ассоциативнопо накопителя.

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКСЖТРОЛЕМ, содержащее адресный накопитель, информационные входы которого соединены с выходами шифратора, входы которого являются информационными входами устройства, регистр адреса, выходы которого подклк чены к адресным входам первого ассоциативного накопителя и адресного накопителя, выходы которого соединены с входами регистра числа, формирователь числовых сигналов, блок контроля по четности, генератор эталонных сигналов, блоки сравнения, дешифрато Из, сумматоры по модулю два, группы переключателей, первый, второй и третий элементы И и первый элемент ИЛИ, п Я1чем одни из выходов регистрачисла подключены к одним на входов переключателей первой группы, входам блока контроля по четности и формирователя числовых сигналов, выходы которого соединены с однюлй из входов сумматоров по модулю два, переключателей второй группы и блоков сравнения и информационными входами первого ассоциативного накопителя, аругне входы первого блока сравнения подключены к выходам генератора тестовых сигналов, а выход подключен к первым входам глрвого и второго элементов И, вторые входы которых соединены с выходами блока контроля по четности, а выходы подключены к входам первого элемента ИЛИ, выход которого соединен с упра&ляюшим входом первого дешифратора, входы которого подключены к выходам переключателей второй группы, управляющие входы которых соединены с выходом второго элемента И и управляющим входом второго дешифратора, а другие входы - с выходами сумматоров по модулю два, другие входы которых, входы второго дешифратора и другие входы второго блока сравнения подключены к информационным выходам первого ассоциативного накопителя, выход сигналов совпадения которого соединен с третьим входом второго элемента И, выходы дешифрато(Л ров подключены к управляющим входам с переключателей первой группы, входы которых-соединены с другими выходами регистра числа, а выходы являются информационными выходами устройства, отл и ча ющее с я тем, что, с о целью повышения надежности устройства, DO в него введены второй ассоциативный Ч накопитель, счетчик импульсов, четве тый и пятый элементы И, второй элеСО 4 Ю мент ИЛИ, элемент И-НЦ и элемент НЕ, причем адресные и управляющий входы второго ассоциативного накопителя подключены соответственно к выходам регистра адреса, выходу первого элемента И и первому входу третьего элемента И, выходи счетчика импульсов соеди- нены с входами второго элемента ИЛИ, элемента И-НЕ и информационными входами второго ассоциативного накопите- ля, выходы которого подключены к ин- :формационным входам счетчика импульсо.в, первый и второй счетные входы ко-

Изобретение относится к вычислитель запоминаюной технике, в частности к щим устройствам. Известно запоминающее устройство с самоконтролем, которое содержит накопи тель, шифратор, дополнительный накопитель и схемы коррекции одиночных и дву кратных ошибок 13 . Недостатком этого устройства являет низкая напевность. Наиболее близким техническим решением к изобретению является запоминаю щее устройство с самоконтролем, содержащее накопитель, соединенный через щифратор и регистр адреса соответствен но с числовыми и адресными щинами, ыходы накопителя через регистр инфор мации подключены к генератору синдромов, блоку контроля четности и двухканальным переключателям, соединенным с выходными числовыми шинами, первую схему сравнения, соединенную своими входами с генератором нулевого синдрома и генератором синдромов, а выходо с первыми входами первого и второго элементов И, другие входы которых соединены с первым и вторым выходами блока контроля четности, вторую схему сравнения, соединенною входами с ассоциативным накопителем и генератором синдромов, элемент ИЛИ, соединенный своими входами с выходами первого и второго элементов И, а выходом - с управляющим входом первого дешифратор третий элемент И, ассоциативный нако пнтель, схэединенный своими входами с. регистром адреса и генератором синдроме, а выходами - с входами второго пешйфратора и через сумматоры и дополнительные двухханальные переключатели с входами первого дешифратора, выходы дешифраторов соваинены с управ ляюшими входами двухканальных переключателей L2 J . Недостатком известного устройства является низкая надежность вследствие того, что в нем не производится статистический анализ признаков возникающих ошибок, который необходим для выявления признаков наиболее вероятных ошибок - стертостей, т.е. кодовых слов с известными адресами, но неизвестными значениями, что может привести к неправильному исправлению двухкратной ошибки, возникшей по тому же адресу, что и стертость. Цель изобретения - повышение надежности устройства. Поставлен11ая цель достигается тем, что в запоминающее устройство с само-, контролем, содержащее адресный накопитель, информационные входы которого срецинены с выходами шгифратора, входы которого являются информационными входами устройства, регистр адреса, выходы которого подключены к адресным входам первого ассоциативного накопителя и адресного накопителя, выходы которого соединены с входами регистра числа, формирователь числовых сигналов, блок контроля по четности, генератор эталонных сигналов, блоки сравнения, дешифраторы, сумматоры по модулю два, группы переключателей, первый, второй и третий элементы И и первый элемент ИЛИ, причем одни из выходов регистра числа подключены к одним из входов переключателя первс группы, входам блока контроля по четности и фор лирователя числовых сигналов, выходы которого соединены с одним из входов сумматоров по модулю два, пере.ключателей второй гру пь1 и блоков сравнения в информационными входами первого ассоциативного накопителя, npyrire входы первого блока

сравне1Л1я подключены к выходам генератора тестовых сигналов, а выхоа .подключен к первым входам первого и второго элементов И, вторые входы которых соединены с выходами блока контроля по четности, а выходы подключены к входам первого элемента ИЛИ, В з1ход которого соединен с управляющим входом первого дешифратора, входы которого подключены к выходам переключателей второй группы, управляющие входы которых соединены с выходом второго элемента И и управляющим входом второго дешифратора., а другие входы - с выходами сумматоров по модулю два, другие входы которых, входы второго дешифратора и другие входы второго блока сравнения подключены к информационным выходам первого ассоциативного накопителя, выход сигналов совпадения которого соединен с третьим входом второго элемента И, вь1ходы.пешифраторо.в подключены к управляющим входам переключателей первой группы, другие входы которых соединены с другими выходами регистра чис

ла, а выходы являются информационными выходами устройства, введены второй ассоциативныйНакопитель, счетчик импульсов, четвертый и пятый элементы И, второй элемент ИЛИ, элемент И-Л и элемент НЕ, причем адресные и управляющий входы второго ассоциативного накопителя подключены соответственно к выходам регистра адреса, выходу пернвого элемента И и первому входу тре- третьего элемента И, выходы счетчика имрульсов соединены с. входами второго элемента ИЛИ, элемента И-НЕ и информационными входами второго ассоциативного накопителя, выходы которого подключены к- информационным входам счетчика импульсов, первый и второй счетные входы которого соединены соответственно с выходами четвертого и пятого элементов И, первые входы которых подключены к выходам второго блока сравнения, второй вход четвертого элемета И соединен с выходом элемента И-НЕ второй вход пятого элемента И подключен к выходу второго элемента ИЛИ и входу элемента НЕ, выход которого соединен с вторым входом третьего элемента И, выход которого подключен к управляющему входу первого ассоциативного накопителя

На чертеже приведена 4огнкциональная схема предлагаемого устройства.

Устройство содержит адресный накопитель 1, шифратор 2, регистратор 3 адреса, информационные 4 и адресные 5 вхоцы, регистр 6 числа, формирователь 7 числовых сигналов, блок 8 контроля по четности, первую группу переключателей 9 с выходами 10, первый 11- и второй 12 дешифраторы, вторую группу переключателей 13, сумматоры 14 по модулю два, генератор 15 эталонных сигналов, первый 16 и второй 17 блоки сравнения, первый ассоциативный накопитель 18, первый 19, второй 20 и третий 21 элементы И, первый элемент ИЛИ 22, второй ассоциативный накопитель 23 с адресными 24 и управляющим 25 входами, второй элемент ИЛИ 26, элемент НЕ 27, четвер ый 28 и пятый 29 элементы И, счетчик 30 импульсов и элемент И-НЕ 31.

Устройствоработает следующим образом.

Шифратор 2 преобразует безызбыточ ный код числа, .поступающий по входам 4, в избыточный код числа, например код Хэмминга, позволяющий исправлять однократные и обнаруживать двухкратные ошибки. Запись кода числа в накопитель 1 осуществляется в соответствии с кодом адреса А, поступающим по входам 5 на регистр 3.

Формирователь 7 формирует сигналы кода Ci{ числа, считанного из накопителя 1. Блок 8 осуществляет проверку кода числа по четности. Ассоциативный накопитель 18 осуществляет запись, хра- нение поиск и выдачу признака наиболее вероятной ошибки по адресу А (кода С.

При считывании кода числа по ад ре- су А параллельно в-накопителе 18 осуществляется поиск кода С 2. с признаком А, при обнаружении которого с выхода 32 накопителя 18 вьщаетря сигнал совпадения, а с информационных выходов - коп CjL.

Блок 16 осуществляет поразрядное сравнение кода C/i с кодом С, формируемым генератором 15.

Прохождение кода Cj через дешифратор 11 в случае обнаружения однокраг- ной ошибки.разрешается.сигналом, поступающим через элемент ИЛИ 22 с элемента И 19 на управляющий вход дешифратора 11, и разрешается также в случае обнаружения двухкратной ошибки при наличин в накопителе 18 кода С, сигналом, поступающим через элемент ИЛИ 22 с элемента И 20. Во втором случае разрешается также прохождение кода C-i. через дешифратор 12. Во всех остальных случаях пешифрато- ры 11 и 12 заблокированы. Сумматоры 14 в случае обнаружения двухкратной ошибки в считанном коде числа и наличия коца С в накопите- ле 18 осуществляют суммирование по модулю два кодов С и С-. Код Сц С ЧО2. поступает далее через перЗеключа тели 13 на дешифратор 11, в то время, как коа С - поступает на дешифратор 12. Управление режимом работы переключателей 13 осуществляется элементом И 20, который при обнаружении двухкратной ошибки формирует либо сигнал, разрешающий прохождение через пе- реключатели 13 кода Сj, либо сигнал, разрешающий прохождение коца С . При обнаружении в считанном коде двухкратной ошибки и наличии в накопителе 18 кода С2 дешифраторы 11 и 12 расшифровывают-, соответственно коды Ci и CQ и таким образом определяют позиции ошибок : в коде числа. Исправлени ошибок осуществляется путем передачи через переключатели 9 на выходы Ю обратного кода числа в позициях, указанных дешифраторами 11 и 12, и прямого кода числа в остальных позициях. В случае однократной ошибки ее исправление осушествляется после расшифровки дешифратором 11 кода однократно ошибки Cj, Дешифратор 12 при этом заблокирован. Накопитель 23, счетчик ЗО, элементы И 28 и 29, элементы ИЛИ 26, 31 и НЕ 29 выполняют анализ, статистических признаков ошибокиуп равляют формированием сигнала записи в ассоциативный накопитель 18 кода С, т.е. кода наиболее вероятной ошибки по адресу А. Сигнал записи поступает на управляющий вход накопителя 18 с выхо да элемента И 21, если на входы элемента И 21 подаются единичные сйгналы с выхода элемента НЕ 29 и с выхода элемента И 19. Единичный сигнал на выходе элемента НЕ 29 формируется в том случае, если модифицированное значение стати- стического признака П кода С равно нулю. Статистический признак П определяется числом повторений одиночной сшибки с кодом С по адресу А и хранится в накопителе 23. При обрашеНИИ к устройству код адреса обращения поступает на адресные входы 24 накопителя 23, где осуществляетхзя поиск соответствукщего данному адресу А признака П. Признак П с информационных выходов накопителя 23 поступает на информационные входы счетчика 30. В зависимости от того, совпадает код обнаруженной ошибки С с кодом Су, хранящимся в накопителе 18, или нет, производится соответствующая модернизация признака П в счетчике 30. Сра&нение кодов С и С производится блоком 17. При неравенстве этих кодов единичный сигнал с первого выхода блока 17 через элемент И 29 поступает на второй счетный вход счетчика 30 и производится уменьшение хранящегося в нем признака П на единицу. В случае нулевого значения П на вьгходе счетчика 30 с выхода элемента ИЛИ 26 на первый вход элемента И 29 поступает нулевой сигнал и модификация П не производится. Это необходимо для исклк чения перехода П из нулевого значения сразу в единичное. Нулевой сигнал с выхода элемента ИЛИ 26 через элемент НЕ 29 подается на вход элемента И 21 и разрешает запись нового значения кода в накопитель 18. Если С С2,единичный сигнал.с второго выхода блока 17 поступает на первый вход элемента И 28 и далее на первый счетный вход счетчика 30 и производит. ся увеличение хранящегося в нем признака П на единицу. В случае единичного значения П на выходе счетчика 30 с ;выхода элемента И-НЕ 31 на второй вход элемента И 28 поступает нулевой сигнал и модернизация не производится. Это необходимо для исключения перехода П из единичного значения в нулевое. Запись модифицированного значения признака П в ассоциативный Н 1копитель 23 производится единичным сигналом, поступающим с выхода элемента И 19 на вход 25 накопителя 23. Таким образом, в предлагаемом устройстве при возникновении одиночной ошибки изменения признака наиболее вероятной ошибки не происходит, в отличие от прототипа, что исключает неправильное обнаружение двойных ошибок. Технико-экономическое преимущество предлагаемого устройства зaJшючaeтcя в его более высокой надежности по сравнению с известным.

4 JnLJ°nLJ

n