Устройство для обнаружения и локализации ошибок при передаче информации Советский патент 1983 года по МПК G06F11/08 

выходами устройства, выход сбоя устройства соединен с инверсным выходом триггера сбоя, вход сброса устройства соединен с входами сброса всех регистров, с входом сброса триггера сбоя и счетчика.

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ. Н JIOKAJHiSAISQl ОШБОК ПРИ ПЕРЕДАЧЕ ИНФОРИАЦИ, содержащее входной регистр, первьп и второй блоки свертки по модулю два, схему сравнения контрольных разрядов, регистр ошибки, регистр контрольных разрядов, деиифратор и группу приемных регистров, информационные входы которых подключены к выходам входного регистра и к входам первого блока свертки по модулю два, выходы которого подключешл к входам регистра контрольных разрядов, первая и вторая группы входов схемы сравнения контрольных разрядов соединены соответственно с выходами регистра контрольных разрядов и второго блока свертки по модулю два, выходы дешифратора подключены к-управляющим входам соответствующих приемш.1х регистров группы, о тлич ающе е-с я тем, что, с целью повышения достоверности контроля путем обнаружения многократных ошибок, в него дополнительно введены два элемента И, элемент ИЛИ, элемент И-НЕ, два элемента задержки, счетчик, три блока индикации, триггер сбоя, схема сравнения информационных разрядов и коммутатор, выходы которого подключены к входу первого блока индикации и к первой группе входов, схемы сравнения информационных разрядов, выход которой подключен к первому входу элемента ИЛИ, выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с единичным входом триггера сбоя, инверсный выход которого подключен к первым входам первого и второго элементов-И, вторые входы которых подключены соответственно к выходу первого элемента задернжи и к входу синхронизации устройства, выход первого элеi мента Н подключен к счетному входу счетчика, выходы которого соединены СП с входами дешифратора и управляющими входами коммутатора, информационные входы которого подключены к информационным выходам соответствующих приемных регистров группы, синхронизирукнцие входы которых .подключены к выходу второго элемента И и через второй элемент задеряски к второму ел ел входу элемента И-НЕ и к входу первого элемента задержки, выход схемы сравнения контрольных разрядов под4 ключен к второму входу элемента ИЛИ, входы второго блока свертки по модулю два, вторая группа входов схемы, сравнения информационных разрядов и информационные входы регистра ошибки подключены к выходам входного регистра, выходы регистра ошибки и дешифратора подключены соответственно к входам второго и третьего бло|сов индикации, вход синхронизации регистра ошибки соединен с выходом второго элемента И, выходы приемных регистров являются информационными

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля при передаче цифровой информации из ЭВМ в нериферийные устройства,

Известно устройство для обнаружения неисправностей цифровых систем, содерх ап;ее постоянный запоминающий блок, блок управления, счетчик-команд, блок вывода информации, входные и выходные коммутаторы, блок сравнения, регистр приема информации, су вдатор, схему И, схему ИЛИ и блок индикации l .

Однако данное устройство имеет сложную схему.

Наиболее близким техническим решением к предлагаемому . является устройство для обнаружения и локализаци одиночньпс ошибок при передаче цифровой информации. Данное устройство для обнаружения и локализации одиночных ошибок при передаче цифровой информации содерзкит приемный регистр информации, подключенный, линией связи к передающему регистру, выходы которого соединены с входами первой схемы кодирования, к выходам которой через линию связи подключены входы приемного регистра контрольных разрядов, выходы которого подключены к схеме сравнения, вторую схему кодирования и регистр ошибки, выходы которого через дешифратор слова ошибки соединены с входами приемного регистра, причем вторая схема кодирования включена между приемным регистром и схемой сравнения, выход которой подключен к входу регистра ошибки 21.

Однако данное устройство для обнаружения и локализации одиночных ошибок при передаче цифровой информации не позволяет обнаруживать одновременные многократные ошибки (две и более) при приеме цифрового кода приемным регистром информации. Кроме того, недостатком данного устройства является прямая зависимость роста дополнительных схем кодирования при увеличении количества приемных регистров и отсутствие визуальной индикации содержимого в ошибочном информационном коде.

Цель изобретения - повышение достоверности контроля путем обнаружения многократных ошибок,.

Поставленная цель достигается тем что в устройство для обнаружения и локализации ошибок при передаче информации, содержащее входной регистр первый и второй блоки свертки по мо,дулю два, схему сравнения контрольных разрядов, регистр ошибки, регист контрольных разрядов, дешифратор и группу приемных регистров, информационные входы которьк подключены к выходам входного регистра и к входам первого блока свертки по модулю два, выходы которого подключены к входам регистра контрольных разрядов, первая и вторая группы входов схемы 1 сравнения контрольных разрядов соединены соответственно с выходами регистра контрольных разрядов и второго блока свертки по модулю два, выходы де1иифратора подключены к управляющим входам соответствующих приемных регистров группы, введены два элемента И, элемент ШШ, элемент И-НЕ, два элемента задержки, счетчик, три блока индикации, триггер сбоя, схема сравнения информационных разрядов и коммутатор, выходы которого подютючены к первому блоку индикации и к первым входам схемы сравнения информационных разрядов, выход кото;рой подключен к первому входу элемента ИЛИ, выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с единичным входом триггера сбоя, инверсный выход которого подключен на первые входы первого и второго элементов И, вторые,-входы которых подключены соответственно к выходу первого элемента задерзккп и к входу синхронизации уст ройства, выход первого элемента И подключен к счетному входу счетчика, выходы которого соединены с входами дешифратора и управляющими входами коммутатора, информационные входы которого подключены к информационным выходам соответствующих приемных регистров группы, синхронизирующие входы которых подключены к выходу второго элемента Н и через второй элемент задертиси к второму входу эле мента И-НЕ и к входу первого элемента задержки, выход схемы сравнения контрольных разрядов подключен к вто рому входу элемента ШБ, входы второ го блока свертки по модулю два, вторые входы.схемы сравнения информационных разрядов и информационные входы регистра ошибки подключены к выходам входного регистра, выходы ре гистра ошибки и дешифратора подключены соответственно к второму и третьему блокам индикации соответственно, вход синхронизации регистра ошиб ки соединен с выходом второго элемен та И, выходы приемных регистров являются информационными выходами устройства, выход сбоя устройства соединен с инверсным выходом триггера сбоя, вход сброса устройства соединен с входами сброса всех регистров, с входом сброса триггера сбоя и счетчика. На чертеже приведена схема устрой ства для обнаружения и локализации (Ошибок при приеме информации. Устройство содержит входной регистр 1, блоки 2 и 3 свертки по модулю два, сзсему 4 сравнения контроль ных разрядов, регистр 5 ошибки, дешифратор 6, приемные регистры 7. 7, группы, регистр 8 контрольных разрядов, схему 9 сравнения информацион ных разрядов, коммутатор 10, счетчик 11, триггер 12 сбоя, элементы 13 и 14 задержки, элемент ИЛИ 15, элемент Н-НК 16, элементы И 17 и 18, блоки 19-21 индикации, вход 22 синхронизации устройства, вход 23 сброса уст ройства. Устройство работает следующим об, разом. Импульсом сброса, поступающим по входу 23, устанавливаются в исходное состояние приемные регистры 7 7,, регистр 5 ошибки, двоичный счетчик 11 и триггер 12 сбоя и регистр 8, При этом на инверсном выходе- тригге :i:рл 1 2 сбоя устанавлг1Г)ается единичный логический уровень, сигпализиру ог;ий об отсутствии сигнала сбоя и разрегааюишй прохождение импульсоя записи, поступающих по входу 22 синхронизации через элемент Ц 17, С первого выхода дешифратора 6 поступает единичный логический ypoBefib на управляюгшй вход приемного регистра 7 , подготавливая его к приему информации с входного регистра 1, при этом на управлярсщие входы остальных приемных регистров 7 с выходов дешифратора 6 подаются нулевые логические уровни, запрещающие прием информац1ш. В исходном состоянии кo n-fyтaтop 10 подключает информационный выход приемного регистра 7 к nepni-iM входам схемы 9 сравнения и к входам блока 19 индикации, при этом транспаранты блоков 19-21 индикации высвечивают нулевор) код. В общем случае запись информации с регистра 1 в приемные регистры 4 t производится поочередно в виде информационных слов, сопровождаеьа.гх 1 мпульсами записи по входу 22 с и нхр о ни 3 а ции, Управление почередной записью информационных слов в приемные регистры 7f-7rn производится двоичным счетчиком 11 через дешифратор 6 следуюрщм образом. Но заднему фронту первого импульса записи информационное слово с выхода регистра 1 заносится -тг в приемный регистр 7 и регистр 5 ошибки. Этот же импульс записи, задеряанньБ элементом 13 задержки на время срабатывания приемного регистра 7, коммутатора 10 и схемы 9 сравнения, поступает на вход счетчика 11 через элемент 14 задержки и элемент Н 18. Информационное слово с выхода приемного регистра 7 поступает через коммутатор 10 на схему 9 сравнения, где поразрядно сравнивается с информационным словом, поступившим на информационные входы приемного регистра 7 . При положительном результате контроля на выходе схемы 9 поразрядного сравнения, так же как и на выходе схеьял 4 сравнения контрольных разрядов, сохраняется нулевой логический уровень, который поступает через элемент ШП1 15 на элемент И-ИЕ 16, на выходе которого сохраняется единичный логический уровень, при

STOM триггер 12 сбоя остается, в , неходком состоянии.

По заднему фронту первого импульса з апнсн задержанного элементами 13 и 4 задержки, лУзреключается двоичный счетчик I1 и переводится в следующее (второе) положение коммутатор 0, при этом к схеме 9 сравнения подключается выход следующего приеМ ного регистра (7в), на управляющий вход которого с второго выхода дешифратора 6 поступает единичный логический уровень, разрешающий прием . (запись) иьн ормации. На управляющие входы остальных приемных регистров поступает нулевой логический уровень блокирующий прием информации.

По ааднему фронту второго импульса записи следующее информационное слово с выхода передающего регистра 1 заносится в приемный регистр 7 в регистр 5 ошибки. В дальнейшем аналогично описанному выше производится поразрядное сравнение информационного слова, записанного в приемный регистр 72 с информацион1п м словом, поступившим на его вход. При положительном результате сравнения производится переключение на прием следующего информационного слова и т.д.

Обнаружение и локализация; ошибок в данном устройстве производится по двум направлениям; непбсредстгвенно при .передаче.информационного слова и при приеме (записи) его в приемные регистры 7 7(т,.

В первом случае Производится контроль с целью обнаружения однократных ошибок, возникающих передаче информазщонного слова с выхода передающего регистра 1. Контроль осуществляется блоками 2 и 3 свертки по модулю два и схемой 4 поразрядного сравнений контрольных разрядов. При наличии однократной ошибки в 1 нформагц онком слове на выходе схе№д 4 сравнения контрольных разрядов формируется единичный логический уровень, который поступает через элемент ИЛИ 15 на вход элемента 16, где стробируется по его другому входу задержанньгл импульсом saписи единичного уровня с выхода элемента 13 задерхски. При с.овтщенш1 единичных логических уровней ка входах элемента И-НЕ 16 на его вы ходе формируется нулевой логический уровень, под действием которого

срабатывает триггер 2 сбоя, в результате чего блокируется Т рохож,дение данного импульса записи с выхода элемента 14 задержки через элемент И 18 на счетный вход двоичного счетчпка 11 И блокируется прохождение послед:,тсщнх импульсов записи через Элемент Н 17 Дальнейший прием

Информационных слов прекращается, в регистре 5 ошибки фиксируется информаххионное слово, содержащее однократную ошибку, код которого высвечивается блоком 20 индикации, а блоком 21 инднкахщи высвечивается номер информационного слова, в котором обнаружена ошибка . Блоком 9 индикации при этом высвечивается код этого же информационного слова, но записаннь м приемным регистром на момент обнаружения однократной ошибки, Идентичность кодов в блоках 19 и 20 индикации указьшает на достоверность приема регистром 5 ошибки информационного слова, содержащего однократную ошибку.

Во втором случае производится контроль с.целью обнару/гения многократных ошибок, возникающих н-епосредственно при приеме приемным ре- гистром. Контроль производится схемой 9 Сравнения, с выхода которой При отрицательном результате сравнения формируется единичный логический уровень,, который поступает через элемент Ш1И 15 на вход элемента И-НЕ 16э где также стро.бируется по его другому входу задержанным импульсомзаписи. На выходе элемента И-НЕ 16 появляется нулевой логический уро- вень, под действием которого срабатывает триггер 12 сбоя, формируется сигнал Сбой, который блокирует прохо/эдение импульса записи на счетнь Й вход двоичного счетчика I 1 и прохождение последую щх импульсов записи через элемент .И 17. Дальнейший прием информационных слов прекращается, блоком 19 индикации высвечивается код информационного слоэа, содержащего ошибку (ошибки), а блоком 21 индикации высвечивается номер информационного слова; соответствуюгщй номеру приемного регистра, в котором зафиксирована ошибка (ошибки), Регистр 5 опшбки в данном случае вьшолняет фyнкlцiю контрольного регистра, код информационного

слова в котором принят без ошибок и высвечивается в блоке 20 инднкации. Визуальное поразрядное сравнение информагщонного кода в блоке 19 индикащш, принятого приемным регистром с О1 шбкой, и контрольного информационного кода в блоке 20 индикации, принятого регистром 5,

Т-т

8::

о 105

(

И

1Л 1541 позволяет оперативно локализовать местонахолсдение ошибок и принять меры к их устранению. Применение изобретения позволяет повысить достоверность контроля принимаемой устройством информации.