Устройство для контроля дешифратора Советский патент 1983 года по МПК G06F11/10 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам контроля и может быть использовано для построения аппаратуры контроля различных цифровых устр й4ств.

Известно устройство для контроля дешифратора, в котором выходные шины дешифраторза, разделенные на две группы по четности входного кода, подключены к многокодовым схемам ИСКЛЮЧАЮЩЕЕ ИЛИ, .сигналы с выходов которых поступают на схему сравнени куда также поступает сигнал с входного регистра с контрольного разряд характеризующего четность входного кода. Схема сравнения, анализирует эти три .сигнала и вырабатывает сигнал ошибки П .

Однако устройство не позволяет обнаружить многократные ошибки на группе нечетных выходов при четном входном коде и многократные ошибки на группе четных выходов при нечетном входном коде. Кроме того, поскольку четверть входного кода характеризуется значением контрольного разряда входного регистра, а не определяется по действительному состоянию входов, то при контроле устройство вырабатывает сигналы ошики и при исправном дешифраторе в результате сбоев во входном коде и контрольном разряде.

Наиболее близким по технической сущности и достигаемому результату к предпагаемому является устройство дпя контроля дешифратора, содержащее блок проверки на четность входного кода, выход которого подключен к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ Выходы дешифратора разцеле.ны йа две группы по четности входкохо кода. Группа выходов, которым сооть-зтствует входной код, %ереэ ;1ервый элемент ИЛИ, подключена к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Группа выходов, которым соответствует нечетный входной код, через второй элемент ИЛИ подключена к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ. Выходы элементов ИСКЛЮЧАЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ через третий элемент ИЛИ соединены с выходом устройства 2

При появлении сигнала на выходе неправильной группы на выходе контрольной цепи будет сигнал ошибки.

Устройство не позволяет обнаружить многократные ошибки на выходе правильной группы. Например, если при контроле на вход дешифратора поступит нечетный входной код и при этом возбудилось несколько выходных шин из правильной rpynnia, то устройство не обнаружит эту неисправность.

Цель изобретения - повышение достоверности контроля.

Поставленная цель достигается тем, что в устройство для контроля дешифратора, содержащее блок форми5 рования сигнала четности, три элемента ИЛИ, элемент ИЕКШЧЛНЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, причем входа первого элемента ИЛИ соединены с выходами контролируемого де0 шифратора, соответствующими его чет ным входным кодам, входы второго элемента ИЛИ соединеш с выходами контролируемого дешифратора, соответствуюп1ими его нечетным входным

5 кодам, выход блока формирования

сигнала четности соединен с первыми входами элемента ИСКЛЮЧАКЯЦЕЕ ИЛИ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, выходы которых соединены соответственно с

0 первым и вторым входами Третьего элемента ИЛИ, выход которого является выходом устройства, входы блока формирювания сигнала четности с соединены с входными шинами контро- лируемого дешифратора, введет зле- мент НЕ, два элемента И, два элемента ИЛИ, два пороговых элемента, причем выходы первого и второго пороговых элементов соедимень с первыми

входами соответственно четвертого и пятого элементов ИЛИ, которых соединены с вторыми входами элемента ИСКЛЮЧАНШРЕ ИЛИ и элемента ИСКЛОЧАЮЩЕЕ ИЛИ-НЕ соответственно, выходы

г первого и второго элементов ИЛИ соединены с первыми входами соответст. венно первого и второго элементов И, выходы которых соединены с вторыми входами четвертого в пятого элементов ИЛИ соответствеино, выход блока формирования сигнала четности соединен с входом элемента НЕ и вторь м входом второго элемента И, элемента НЕ соединен с вторым входом первого элемента И, входы первого порогового элемента соединены с выходами контролируемого деи1ифратора, соответствующими его четным входным кодам, входы второго порогового

элемента соединены с выходами контролируемого дешифратора, соответствующими его нечетным входным кодам.

На чертеже приведена структурная .схема устройства для контроля дешифратора.

На чертеже изображены контролируемый дешифратор 1, блок 2 формирования сигнала четности, первый элемент ИЛИ 3, первый пороговый элемент 4, второй элемент ИЛИ 5, второй пороговый элемент 6,элемент НЕ 7,элементы, И 8 и 9, четвертый элемент ИЛИ 10, пятый элемент ИЛИ 1I, элемент ИСКЛЮ.ЧАНЩЕ ИЛИ 12, элемент ИСКЛКНАЮЩЕЕ ИЛИ-НЕ 13, третий элемент ИЛИ 14.

Входы первого элемента ИЛИ 3 и первого порогового элемента 4 соединены с соответствующими выходами дешифратора I, соответствующими . четным входным кодам дешифратора I. Входы второго элемента ИЛИ 5 и второго порогового элемента 6 соединеЮ) с соответствующими выходами дешифратора 1, соответствуюпдами нечетным входmiM кодам деимфратора 1. Выходы первого и второго пороговых элементо 4 и б.соединены с первыми входами соответственно четвертого и пятого элементов ИЛИ 10 и II. Выходы первого и второго элементов ИЛИ 3 и 5, соединены с первыми входами соответственно первого и второго элементов И 8 и 9. Выход блока 2 формирова12ия сигнала четности соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12, с первым входом эле. мента ИСКПШЧАЩЕЕ ИЛИ-НЕ 13, с вторым входом второго элемента И 9 и входом элемента НЕ 7, выход которого соединен с вторым входом первого элемента И 8. Выходы первого и второго элементов И 8 и 9 соединены с вторыми входами четвертого и пятого элементов ИЛИ 10 и 11 соответственно. Выходы четвертого и пятого элементов ИЛИ 10 и 11 с оединены соответственно с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 13, выходы которых соединены с входами третьего элемента ИЛИ 14. Выход третьего элемента ИЛИ 14 является выходом устройства..

Устройство работает следующим обраэом.

Пусть на вход дешифратора 1 поступил четный входной код, при этом выход блока 2 формирования сигнала

четности будет в состоянии 1, При исправном дешифраторе 1 в состоянии 1 только один выход из группы выходов, соответствующих четным входным кодам, этот единичный сигнал поступает на вход первого порогового элемента 4, выходная функция которого имеет вид

ArttttX «t nV Х.Хл« «X

XnVV Хл X « Xn I

Она принимает значение I, когда на входе только одна переменная из XI имеет значение 1. С выхода порогового элемента 4 единичньЕй сигнал через четвертый элемент ИЛИ 10 поступает на второй вход элемента ИСЮШЧМЯЦЕЕ ИЛИ 12, на первый вход которого I поступает с выхода блока 2. На выходе элемента 12 будет сигнал О, который через третий элемент ИЛИ 14 поступает на выход устройства и сигнализирует о исправной работе дешифратора.

Если дешифратор неисправен, то

на его выходах возможны следующие сочетания сигналов: в состоянии

Г

находятся несколько выходов из группы, соответствующей четному входному коду; в состоянии 1 находятся Один или несколько выходов из группы, соответствующей нечетному входному коду.

в первом случае два ипи более единичных сигнала поступают на входы порогового элемента 4, при этом на его выходе нулевой сигнал, который поступает на первый вход элемента ИЛИ 10. На второй вход элемента ИЛИ 10 также поступает нулевой сигнал с выхода первого элемента И В (элемент И 8 закрыт нулевым сигналом, поступающим с выхода элемента НЕ 7, на выходе которого единичный сигнал, характеризующий четность входного кода, следовательно, и на выходе элемента ИЛИ 10 нулевой сигнал, который поступает на второй вход элемента ИСКЛЮЧАЩЕЕ ИЛИ 12, на первый вход которого поступает с выхода блока 2 единичный сигнал. При таком состоянии входов элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12 имеет на выходе единичный сигнал, который через элемент ИЛИ 14 поступает на выход устройства и сигнализирует о неисправности дешифратора.

Во втором случае один или несколько единичных сигналов с выхо5дов 5 соответствую1цих нечетным входным кодам, через второй гюрого зый элемент 6 или через второй элемент ИЛИ 5 и второй элемент И 9, которьй открыт единичным сигналом с выхода блока 2, и элемент ИЛИ 11 поступают на второй вход элемента ИсКЛЮЧАМНЕЕ ИЛИ-НЕ 13. На первый вход элемента 13 также поступает единичный сигнал с выхода блока 2, При. та ком состоянии входов на выходе элемента 13 единичный сигнал, который через элемент ИЛИ 14 поступает на выход устройства и сигнализирует о неисправности дешифратора. iipA нечеЧ-ном входном коде, посту пающем на входы дешифратора на выхо блока 2 нулевой сигнал, при этом контроль выходов дешифратора проходит аналогично описанному выше. Если единичные сигналы возникают на неправильной группе выходов дешифратора, то на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 сигналы I и О и с выхода элемента 12 единичный сигнал через элемент ИЛИ 14 поступает на выход устройства и сигнализ рует о неисправности дешифратора. 46 Если два или несколько единичных сигналов появляются.на правильной группе выходов дешифратора, то на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИНЕ 13 нулевые сигналы и с выхода элемента 13 единичный сигнал через элемент ИЛ1 14 поступает на выход устройства и сигнализирует о неисправности дешифратора. Кроме неисправностей дешифратора предлагс1емое устройство обнаруживает некоторые неисправности и аппаратуре контроля. Так, например, если при четном входном коде блок 2 формирования сигнала четности формирует сигнал О вместо сигнала 1, то на выходах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 сигналы О и Г . На выходе элемента 12 единичный сигнал, который через элемент ИЛИ 14 поступает на, выход устройства и сигнализирует о неисправности. Таким образом, предлагаемое устройство для контроля дешифратора в отличие от известных позволяет выявлять многократные ошибки на правильной группе выходов; на четной при четном входном коде или нечетной - при нечетном входном коде.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА, содержащее блок формирования сигнала четности, три элемента ИЛИ, элемент ИСЮШЧАЮЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, причем входы первого элемента ИЛИ соединены с выходами контролируемого де- шифратора, соответствующими его четным входным кодам, входы второго элемента ИЛИ соединены с выходами контролируемого дешифратора, соответствуюш ми его нечетным входным кодам, выход блока формирования сиг- . нала четности соединен с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИДИ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, выходы которых соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого являе.тся выходом устройства, входы блока формирования сигнала четности соединены с входными шинами контролируемого дешифратора, отличающееся тем,что, с целью повьппения достоверности контроля, в него введены элемент НЕ, два элемента И, два элемента ИЛИ, два пороговых элемента, причем выходы первого и второго пороговых элементов соединены с первыми входами соответственно четвертого и пятого элементов ИЛИ, выходы которых соединены с вторыми входами элемента ИСКЛЮЧАЮИЩЕ ИЛИ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ соответственно, выходы первого и второго элементов ИЛИ соединены с первыi ми входами соответственно первого (Л и второго элементов И, выходы которых соединены с вторыми входами четвертого и пятого элементов ИЛИ со ответственно, выход блока формирования сигнала четности соединен с входом элемента НЕ и вторым входом второго элемента И, выход элемента НЕ СП соедино.ч с вторым входом первого элемента И, входы первого порогового СО элемента соединены с выходами контролируемого дешифратора, соответ ствующими его четным входным кодам, 65 входы второго порогового элемента соединены с выходами контролируемого дешифратора, соответствующими его нечетным входным кодам.