Устройство микропрограммного управления Советский патент 1991 года по МПК G06F9/52 G06F9/22 

Изобретение относится к цифровой вычислительной технике и может найти применение при проектировании микропроцессоров, контроллеров, ЭВМ и вычислительных систем с микропрограммным управлением и высоким быстродействием, а также предназначено для реализации разнообразных управляющих функций, важнейшими из которых являются: определение последовательности микрокоманд, выбираемых из блока памяти микропрограмм, и анализ сигналов состояния из центрального процессора

или других устройств, работающих в системе для принятия решений о переходах в микропрограмме.

Цель изобретения - повышение быстродействия устройства (что обеспечивается возможностью одновременного выполнения двух микропрограмм, независимых друг от друга).

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 - общая диаграмма работы устройства, синхронизируемого сигналами, поступающими от внешнего генератора на вход

05

с&

(ииЬ

о

синхронизации устройства; на фиг. 3 - пример реализации первого формирователя адреса; на Лиг. 4 - пример реализации блока управления.

Устройство (фиг. 1) содержит блок 1 памяти микрокоманд, мультиплексор 2 адреса, регистр 3 микрокоманд, фор- мирователи 4-6 адреса, блок 7 управления, блок 8 синхронизации, блок 9 захвата инициативы.

На фиг. 1 приняты также следующие обозначения: первый вход 10 кода операции, второй вход 11 кода операции, первый вход 12 синхронизации устрой- ства, второй вход 13 синхронизации устройства, вход 14 сброса устройства, вход 15 идентификатора внешнего устройства, вход 16 признака чтения Устройства, вход 17 признака записи устройства, вход 18 условия устройства, вход 19 управления записи кода операции устройства, вход 20 адреса устройства, выход 21 шины микрокоманды, являющийся информационным выходом устройства, выход 22 ответа-признака принятия кода операции, группа 23 соединений между выходом формирователя 4 и первым и вторым информационными входами мультиплексора 2 и входом блока 9, группа 24 соединений между выходом блока 5 и третьим информационным входом мультиплексора 2, группа 25 соединений между выходом блока 6 и четвертым входом мультиплексора 2, группа 26 соединений между выходом мультиплексора 2 и входом блока 1, группа 27 соединений между выходами блока 1 и входами регистра 3, первый выход 28 записи блока 7, второй выход 29 записи блока 7, первый выход 30 счета блока 7, второй выход 31 спета блока 7, выход 32 тактовой частоты положительного потенциала блока 8, выход 33 тактовой частоты нулевого потенци- ала блока 8, прямой выход 34 синхроимпульсов блока 8, инверсный выход 35 синхроимпульсов блока 3, прямой выход 36 сигнала захвата блока 9, инверсный выход 37 сигнала захвата блока 9, вы- ход 38 выбора ответа блока 9, выходы 39 и 40 признаков типов инструкции регистра 3. Кроме того, блок 9 (фиг. содержит три Г)-триггера 41-43, элемент 44 сложения по модулю .-, два элемента И 45 и 46, элемент ИЛИ 47 и элемент сравнения 48.

Блок 1 представляет собой постоянное запоминающее устройство, в кото

Q р

5

5

рое, например, методом прожига заносятся необходимые микропрограммы.

Мультиплексор 2 коммутирует информацию с четырех направлений на ,, один выход в зависимости от кода,поступающего на два его управляющих входа.

Регистр 3 представляет собой регистр, информация в который записывается по переднему фронту поступающего на его синхровход синхроимпульса.

Формирователь 4 адреса может быть выполнен в виде регистра адреса, в который под действием сигнала, поступающего на вход 12 устройства, записывается информация с входа 10 устройства.

Формирователь 5 адреса (фиг. 3) содержит счетчик 49 и мультиплексор 50 на два направления, который коммутирует информацию (с входа 11 устройства или с шины 21 микрокоманд) на входе счетчика в зависимости от типа инструкции (39), поступающей на адресный вход мультиплексора с шины микрокоманды.

Формирователь 6 адреса может быть представлен в виде счетчика.

В зависимости от выбранной элементной базы формирователи 4-6 адреса могут быть выполнены независимо друг от друга, либо в виде единого формирователя адреса с той же совокупностью входов/выходов, что и у совокупности формирователей 4-6.

Елок 7 управления устройством (фиг. 4) содержит два элемента И 51

и 52 и два элемента ИЛИ 53 и 54.

Клок 8 синхронизации устройства представляет собой формирователь серии импульсов, необходимых для синхронной работы блоков устройства.

Устройство работает следующим образом,

На вход 13 блока 8 поступают синхроимпульсы от внешнего генератора. На основе этих импульсов в блоке 8 формируется серия импульсов на выхо- . дах 32 - 35 разной длительности и фазы. Импульсы на выходах 34 и 35 блока 8 находятся в противофазе один относительно другого и соответствуют частоте поступающих на вход 13 устройства импульсов. Импульсы на выходах

32 и 33 блока 8 формируются путем деления на 2 частоты импульсов с входа 13, например на счетном триггере.

516

Елок 7 формирует управляющие сигналы на выходах записи 28 (Зп ) и сче- та 30 (+1Сч ) для формирователя 5 и записи 29 (Зп) и счета 31 (+1Сч) для формирователя 6 в зависимости от сигнала условия, поступающего на вход 18 устройства, типа признака инструкции 40 с шины 21, а также сигналов с выходов 32 - 34 блока 8 и сигнала с- выхода 38 блока 9.

Информация, поступающая с интерфейсной шины на вход 10 устройства и сопровождаемая сигналами, поступающими по входам 12 и 15, записывается в блок 4, с выхода которого поступает на первый и второй информационные входы мультиплексора 2 к на информационный вход 23 блока 9, вход 20 которого закоммутирован на тот адрес, который присвоен устройству на интерфейсной магистрали. Если поступившая информация и скоммутированный адрес совпадают, то в блоке 9 формируется сигнал захвата (выход 36), который свидетельствует о наличии информации на входе 10, требующей обработки в приоритетном порядке. Это в устройстве достигается тем, что сигнал с выхода 36 блока 9 заведен на один из управляющих входов мультиплексора 2, на второй вход которого завещен тактовый сигнал с выхода 32 блока 8. Кодовая комбинация этих сигналов определяет источник адреса, который выбирается из мультиплексора 2 для текущей микрокоманды, выбираемой из блока 1, что представлено в таблице.

Из таблицы видно, что при наличии сигнала 36 (его потенциал равен 1) через мультиплексор 2 проходит адрес с формирователя 4 (независимо от потенциала сигнала 32), так как формирователь 4 соединен с двумя информационными входами мультиплексора 2, который, поступая на блок 1, вызывает соответствующую интерфейсному каналу микрокоманду. На это время происходит

7626

приостанов работы формироватеней адрз- са 5 и 6, т.е. на время выполнения действия, вызванного микрокомандой по захвату, состояние формирователей 5

и 6 не меняется.

При отсутствии сигнала захвата (выход 36) (его потенциал равен 0) на вход блока 1 через мультиплексор 2

поступает адрес с формирователя 5 или формирователя 6 в зависимости от потенциала сигнала, поступающего с выхода 32 блока 8 (см. таблицу).

На информационные входы формирователя 5 поступает информация с входа 11 устройства и с выхода регистра 3 шины 21. В зависимости от управляющих импульсов, поступающих с блока 7, . формирователь 5 работает, например,

0 в режиме накопителя или счетчика. В режиме накопителя формирователь 5 запоминает и выдает на мультиплексор 2 информацию, которая записывается в него по сигналу записи с выхода 28

5 блока 7, входа 11 и шины 21 или только с шины 2.1. Это зависит от инструкции, поступающей в формирователь 5 с регистра 3 в виде разряда микрокоманды (выход 39).

0 В режиме счетчика, например, в формирователе 5 происходит изменение зна- чения адреса на +1 по каждому сигналу счета, поступающему с выхода 30 блока 7.

Работа формирователя 5 происходит при потенциале сигнала на выходе 32 блока 8, равном 1. Это определяется блоком 7, формирующим сигналы записи на выходе 28 и счета на выходе 30.

л Работа и режим работы формирователя 6 могут быть аналогичны работе формирователя 5. Только формирователь 6 должен работать при потенциале сигнала на выходе 33 блока 8, равном О,

5 что определяет в блоке 7 формирование сигналов записи на выходе 29 и счета на выходе 31.

В результате того, что на один из двух управляющих входов мультиплексо0 ра 2 заведен тактовый сигнал с выхода 32, а формирователи 5 и 6 работают в разных полупериодах .тактов, при отсутствии сигнала захвата на выходе 36 выборки адреса с мультиплексора 2

5 производится поочередно с формирователя формирователя 5 и 6 за один период тактового сигнала (фиг. 2). Это дает возможность заносить (например, методом прожига) в блок 1 микропро5

граммы двух каналов (при работе в контроллере), которые будут работать одновременно (в одном периоде тактовой частоты, но в разных его фазах), что повышает производительность устройства и быстродействие системы, Ј которую входит данное устройство. Кроме того, данное решение можно использовать, занося в блок 1, наряду С основной микропрограммой работы, резервную или диагностическую, которые будут работать одновременно с основной.

Микрокоманды текущего цикла из бло ка 1 записываются по сигналу, поступающему с выхода 35 из блока 8, в регистр 3 и запоминаются в нем до следующего микроцикла.

Микроинструкции текущей микрокоманды определяют в блоке 7 формирование сигналов управления для формирова ния адреса следующей микрокоманды.

Если во время выполнения текущей микропрограммы с входа 10 устройства поступает информация, в результате которой в блоке 9 формируется сигнал захвата, то, несмотря на текущую микропрограмму, с мультиплексора 2 выбирается адрес, записанный в формирователе 4 с входа 11.

При этом работа формирователей 5 и 6 приостанавливается. Это положительное свойство работы устройства дает возможность для оперативной обработки информации с интерфейсного канала, чем уменьшает время занятости канала данным устройством, быстрее освобождая его для других устройств.

В блоке 1 (например, методом прожига) записаны микропрограммы работы устройства.

Формат микрокоманды зависит от области применения устройства. Обяза- тельными полями в микрокоманде должны быть те, которые необходимы ддя работы самого устройства. В данном случае - это поле адреса для формирователей 5 и 6, поле инструкции 39 и 40. При этом поле адреса и операционные поля могут быть совмещены.

Таким образом, устройство обеспечи вает параллельное выполнение двух различных микропрограмм (для двух каналов, или основной и резервной, или основной и диагностической); оперативный переход к микрокоманде обработ ки информации интерфейсного канала, с которым работает устройство; выбор

5

0

5

0

5

0

5

0

5

источника (формирователя) адреса, не- - зависимо от инструкции предыдущей мик- рокоманды, что упрощает микропрограммирование.

Формула изобретения

Устройство микропрограммного управления, содержащее блок памяти микрокоманд, мультиплексор адреса, регистр микрокоманд, три формирователя адреса, блок управления, причем первый вход кода операции устройства соединен с информационным входом первого формирователя адреса, выход которого соединен с первым и вторым информационными входами мультиплексора адреса, выход которого соединен с ( входом младших разрядов адреса блока памяти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход поля микрокоманд которого является информационным выходом устройства, выход поля младших разрядов регистра микрокоманд соединен с первым информационным входом второго формирователя адреса и информационным входом третьего формирователя адреса, выходы которых соединены соответственно с третьим и четвертым информационными входами мультиплексора адреса, первый выход признака типа инструкции регистра микрокоманд соединен с управляющим входом второго формирователя адреса, второй вход кода операции устройства соединен с вторым информационным входом второго формирователя адреса, первый вход синхронизации устройства соединен с входом синхронизации первого формирователя адреса, а вход идентификатора внешнего устройства соединен с входом младшего информационного разряда первого формирователя адреса, вход сброса устройства соединен с входами установки в О второго и третьего формирователей адреса, второй выход признака типа инструкции регистра микрокоманд соединен с первым входом блока управления, вход условия устройства соединен с вторым входом блока управления, первый и второй выходы которого соединены соответственно с входами записи второго и третьего формирователей адреса, а третий и четвертый выходы блока управления соединены соответственно со счетными входами второго и третьего формирователей

адреса, отличающееся- тем, что, с целью повышения быстродействия введены блок синхронизации и блок захвата инициативы, который содержит элемент сравнения, три D-триггера, первый и второй элементы И, элемент ИЛИ и элемент сложения по модулю 2, причем второй вход синхронизации устройства соединен с первым входом блока синхронизации, первый выход которого соединен с первым входом первого элемента И и с третьим входом блока управления, второй выход блока синхронизации соединен с входами синхро- 5ком принятия кода операции устройства, низации регистра микрокоманд и второ-шина единичного потенциала подключена го D-триггера, третий выход блока син-к D-входу третьего D-триггера, инверс- хронизации соединен с четвертым вхо-ный выход которого соединен с вторым дом блока управления, с первым разря-входом второго элемента И, выход кото- дом управляющего входа мультиплексора 2Qрого соединен с вторым входом первого адреса, первым входом элемента сложе-элемента И, выход которого соединен ния по модулю 2, выход которого сое-с входом синхронизации первого D-триг- динен с D-входом первого D-триггера, прямой выход которого соединен с втогера, вход управления записью кода операции устройства соединен с вторым рым разрядом управляющего входа муль- 25 входом элемента сложения по модулю 2, типлексора адреса и с D-входом второ- вход адреса устройства соединен с пер- го D-триггера, инверсный выход которо- вым входом схемы сравнения, выход го соединен с входом установки в О первого формирователя адреса соединен первого D-триггера, с С-входом треть- с вторым входом схемы сравнения, выход его D-триггера и пятым входом блока 0 управления, четвертый выход блока

которой соединен с третьим входом второго элемента И.

синхронизации соединен с шестым входом блока управления и с входом первого старшего разряда блока памяти микрокоманд, вход второго старшего разряда которого соединен с инверсным выходом первого D-триггера, входы признаков чтения и записи кода операции устройства соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с первым входом второго элемента И и входом установки в О третьего D-триггера, прямой выход которого является призпагера, вход управления записью кода операции устройства соединен с вторым входом элемента сложения по модулю 2, вход адреса устройства соединен с пер- вым входом схемы сравнения, выход первого формирователя адреса соединен с вторым входом схемы сравнения, выход

которой соединен с третьим входом второго элемента И.

t-

г//

Puz.t

II П (УСЛ) (инетр.)

« фигЗ

Составитель А.Сошкин Редактор С.Лыжова Техред Ц08 Корректор Н.Ревская

«. -- - - ПП ..- -И ш.т . 1IML ТГ1 -L-I Л-ТИИ ИД%I

Заказ 2125Тираж .Подписное

ВКИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

«

tllf)

п

36

л.

им )

п

JJ

Puz.t

II П (УСЛ) (инетр.)

Изобретение относится к вычислительной технике и предназначено для обеспечения микропрограммного управления устройств обработки данных. Целью предлагаемого изобретения является повышение быстродействия. Устройство содержит мультиплексор адреса, регистр микрокоманд, блок памяти микрокоманд, с первого по четвертый элементы И, элемент ИЛИ, первый и второй элементы И-НЕ, элемент НЕ, элемент сложения по модулю 2, регистры команд и адреса, первый и второй счетчики, первый и второй мультиплексоры, T-триггер, с первого по третий D-триггеры, схему сравнения. Новыми в устройстве являются третий и четвертый элементы И, элемент ИЛИ, элемент НЕ, T-триггер, с первого по третий D-триггеры, схема сравнения, схема сложения по модулю 2. Введение дополнительных блоков позволило в одном устройстве микропрограммного управления обеспечить параллельную работу двух микропрограмм разных каналов и оперативный переход на подпрограмму обработки информации приоритетного канала. Это достигается разделением во времени информации, коммутируемой мультиплексором адреса. 4 ил.