Устройство для формирования адреса данных Советский патент 1984 года по МПК G06F9/36 

Изобретение относится к вычислительной технике и может быть исполь зовано при построении устройств фор мирования адреса данных в универсал ных и специализированных цифровых вычислительных машинах, Известен формирователь адреса, содержащий блоки памяти.исходных да ных и сектора сканирования, блоки оперативного запоминающего устройства, нечетного и четного кадров, первый и второй коммутаторы, сумматор ,. адресный счетчик, блок управле ния, датчик коррекции и преобразова тель til . Недостатками данного устройства являются сложность реализации и, как следствие, сложность программир вания. Наиболее близким по технической сущности является устройство для фо мирования адреса, содержащее счетчик команд, регистр адреса команд, регистр адреса числа, регистр, первый и второй коммутаторы, первый . вход первого коммутатора соединен с входом устройства аппаратной установки адреса, второй вход первого коммутатора соединен с первым выход устройства и с выходом регистра. вход которого соединен с первым информационным входом устройства, счетный вход счетчика команд соединен со счетным входом устройства, . вход регистра адреса числа соединен с вторым информационным входом устройства и с первым Входом второго коммутатора, выход первого коммутатора соединен с адресным выходом устройства и с информационным входо счетчика команд, выход которого сое динен с вторым входом второго комму татора, выход которого соединен с входом регистра адреса команд, выход которого соединен с вторым выхо дом устройства.и с третьим входом первого коммутатора, выход регистра сГдреса числа соединен с четвертым входом первого коммутатора U2. Недостатком известного устройства является отсутствие возможности без обращения к подпрограммам формирования исполнительных адресов данных, которые к тому же требуют соответствующих затрат машинного времени. Целью изобретения является повышение быстродействия за счет сниже ния затрат машинного времени при решении задач классификации в реаль ном масштабе времени. Поставленная цель достигается тем, что в устройство для формирова ния адреса данных, содержащее счетчик, регистр адреса числа, регистр индекса, регистр, первый и второй коммутаторы, причем первый вход пер .вого коммутатора соединен с выходом регистра индекса, информационный вход которого соединен с выходом второго .коммутатора, первый вход которого соединен с информационным входом устройства, счетный вход которого соединен со счетным входом счетчика, выход которого подключен к второму входу второго коммутатора, введены сумматор, дешифратор, третий коммутатор, элемент ИЛИ и два элемента И, первые входы которых соединены с синхронизирующим входом регистра индекса и с тактовым входом устройства, двухразрядный кодовый вход которого соединен с входом дешифратора, первый, BTO-J рой и третий выходы которого соединены соответственно с управляющим входом второго коммутатора, первым входом элемента ИЛИ и вторым входом первого элемента И, выход которого подключен к синхронизирующему входу регистра, информационный вход которого соединен с первым входом третьего ко влутатора и с выходом первого коммутатора, второй вход которого соединен с информационным входом устройства, первый управляю- , щий вход которого подключен к управляющему входу первого коммутатора, а второй управляющий вход устройства к второму входу элемента ИЛИ и к управляющему входу третьего коммутатора, выход которого соединен с информационным входом регистра адреса числа, синхронизирующий вход которого соединен с выходом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход регистра адреса числа соединен с адресным выходом устройства и с первым входом сумматора, второй вход которого соединен с выходом регистра, при этом выход сумматора под- ключей к второму входу третьего коммутатора, а выход регистра индекса .подключен к входу счетчика. На чертеже представлена блок-схема устройства для формирования адреса данных. .; Устройство для формирования адреса данных содержит счетчик 1, регистр 2 адреса числа, регистр 3 индекса, регистр 4, первый коммутатор 5, второй коммутатор б, сумматор 7, дешифратор 8, третий коммутатор 9, элемент 41ЛИ 10, первый элемент И 11, второй элемент И 12, информационный вход 1.3, адресный выход .14, тактовый вход 15,. двухразрядный кодовый вход 16, первый управляющий вход 17, второй управляющий вход 18 и счетный вход 19, Устройство работает следующим образом. При коде 00 на двухразрядном кодовом входе 16 устройства сигналы на выходах дешифратора 8 отсутствуют. Отсутствие сигнала на первом выходе-дешифратора 8 настраивает второй коммутатор 6 на передачу, информации с выхода счетчика .1 на информационный вход регистра 3 индекса, Отсутствие сигнала на втором выходе дешифратора 8 закрывает второй элемент И 12, если отсутствует сигнал на втором управляющем входе 18 устройства. Отсутствие сигнала на третьем выходе дешифратора 8 запирает первый элемент И 11. При отсутствии сигнала на первом управляющем (Входе 17 устройства первый коммутатор 5 настроен на пропускание информации с информационного входа 13 устройства на первый вход третьего кокмутатора 9 и информационный вход регистра 4. Отсутствие сигнала на втором управляющем входе 18 устройства запирает второй элемент И 12, если отсутствует сигнал на втором выходе дешифратора 8 и настраивает третий кс 1мутатор 9 на пропускание информации с его первого входа на информационный вхОд регистра 2 адреса числа. В режиме прямой адресации на двухраэрядном кодовом входе 16 устройства присутствует код 10, а на управляющих входах 17 и 18 устройств сигналы отсутствуют, при этом на вт ром выходе дешифратора 8 присутствует сигнал, который, поступая чере первый вход элемента ИЛИ 10 на второй вход элемента И 12, разрешает его срабатывание при поступлении сигнала с тактового входа 15 на пер вый вход второго элемента И 12. Адрес числа с информационного входа 1 устройства проходит через коммутато ры 5 и 9 на информационный В14рд регистра 2 адреса числа и запоминаетс в нем от импульса на тактовом входе 15. Так как сигнал с тактовогЬ вход 15безусловно производит запись в регистр 3 индекса, а содержимое регистра 3 индекса при этом не-должно меняться, то в этом случае сигнал н счетный вход 19 устройства не подается и на входе счетчика 1 и соотве ственно на входе регистра 3 индекса присутствует та же информация, что и на выходе регистра 3 индекса. Перед выполнением режимов адрейа ции с индексацией индекс заносится на регистр .3 индекса следующим образом. На двухразрядный кодовый вхо 16устройства подается код 01, по которому на первом выходе дешифрато ра 8 вырабатывается сигнал, настраи вающий второй коммутатор 6 на перелачу информации (значение индекса) с информационного входа 13 устройства на информационный вход регистр 3-индекса. По сигналу на тактовом входе 15 значение индекса запоминается в регистре 3 индекса, после че го код 01 с двухразрядного кодового входа 16 устройства снимается. В режиме адресации с индексацией смещение запоминается в регистре 2 адреса числа, аналогично описанному в режиме прямой адресации. В следующем цикле работы устройства (цикл работы устройства соответствует перирду следования сигналов на тактовом входе 15 устройства) на его двухразрядный кодовый вход 16 подается кед 11 по которому вырабатывается сигнал на третьем выходе дешифратора 8 и отпирает первый элемент И 11 по второму входу. В этом же цикле подается сигнал на первый управляющий вход 17 устройства, который настраивает первый коммутатор 5 на пропускание информации (индекса) с выхода регистра 3 индекса на информационный вход регистра 4, вкотором он и запоминается по сигналу с тактового входа 15 устройства. В следующем цикле код на входе дешифратора 8 равен 00 и иа втором управляющем входе 18 устройства вырабатывается сигнал, который открывает по второму входу второй элемент И 12, пройдя через элемент ИЛИ 10 и настраивает третий коиФчутатор 9 на передачу информации на информационный вход регистра 2 адреса числа с выхода сумматора 7, который равен сумме смещения, находящегося в регистре 2 адреса числа и индекса, находящегося в регистре 4, и запись которого в регистр 2 гщреса числа производится по сигналу с тактового входа 15 устройства. Режим адресации с продвижением индекса выполняется аналогично описанному с той лишь разницей, что в третьем цикле на счетный вход 19 устройства подается сигнал, поэтому в этом цикле в регистр 3 индекса записывается увеличенное на единицу его предыдущее значение. Это позволяет организо&ать магазинную обработку массивов данных, когда командные слова и соответственно составляющая исполнительных сшресов чисел (смещение ) располагаются в постоянной памяти . Перед выполнением режима магазинной обработки данных значение шага наращивания адресов заносится в регистр 4 следующим образом, (слеfliyeT отметить, что при величине шага наращивания адресов равной единице получается истинно магазинная обработка массива данных). На первый управляющий вход 17 устройства подается сигнал, поэтому значение шага наращивания адресов с информационного входа 13 устройства через первый коммутатор 5 подается на ин.формационный вход регистра 4,- в котором и запоминается по сигналу с тактового

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСА ДАННЫХ, содержащее счётчик, регистр адреса числа, регистр индекса, регистр, первый и второй коммутаторы, причем первый вход первого коммутатора соединен с выходом регистра индекса, информационный вход которого.. соединен с информационйым вхбдом устройства-, счетный вход которого соединен со счетным входом счетчика, выход которого соединен с вторым входом второго коммутатора, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит сумматор, дешифратор, третий коммутатор, элемент ИЛИ и два эле лента И, первые входы которых соеди4ень с синхронизирующим входом регистра индекса и с тактовым входом устюйства, двухразрядный кодовый вход которого соединен с входом дешифратора, первый-, второй и третий выходы которого соединены соответственно с управляквдим входом второго коммутатора, первг м входом элемента ИЛИ и втоpfciM входом первого элемента И, выход которого подключен к синхронизирующему входу регистра, информационный вход которого соединен с первым входом третьего коммутатора и с выходом первого коммутатора, второй вход которого соединен с информационным Входом, устройства , первый управляющий вход которого подключен к управляющему -входу первого коммутатора, а второй управляющий вход устройства подключён к второму входу элемента ИЛИ и к управляющему входу третьего КЛ коммутатора, выход которого соединен с информационным входом регистра адреса числа, синхронизирую1аий вход которого соединен с выходом второго элемента И, второй вход которого сое динен с выходом элемента ИЛИ, выход регистра числа соединен с адресным выходом устройства и с первым входом сумматора, второй вход которого сое динен с выходом регистра, при этом эо X) выход сумматора подключен к второму входу третьего коммутатора, а выход регистра индекса подключен к входу со со счетчика.