Преобразователь кода Грея в двоичный код и обратно Советский патент 1984 года по МПК G06F5/02 

Изобретение относится к автоматике и вычислительной технике и может использовано при построении уст ройств управления подвижными звеньями роботов-манипуляторов. Известен преобразователь кода Гре в двоичный код, содержащий блок неравнозначности с пятью элементами па мяти, причем входы записи первого и второго элементов памяти подключены к информационному входу преобразователя, запрещающ ход второго элеме та памяти соединен с входом записи третьего элемента памяти, выходы вто рого и третьего элементов памяти сое; диненьг соответственно с входом запис четвертого и пятого элементов памяти быходы которых подключены к информационному выходу пре бразовате ля и к входу записи третьего элемента памят выход первого элемента памяти соединен с запрещающим входом пятого элемента памяти, тактовые входы четвертого и пятого элементов памяти подкл чены к входу первого такта, а тактовые входа первого, второго и третьего элементов памяти - к входу второг такта преобразователя Cl ) Недостатки указанного устройства заключак тся в низкой скорости преобраэования кодов и невозможности обратного преобразования двоичного кода в код Грея. Наиболее близким к предлагаемому является преобразователь кода Грея в двоичньЕй код и обратно содержащий блок неравнозначности с шестью элементами памяти и переключателем режи ма, причем входы записи первого и второго элем:ентов памяти подключены к информационному входу преобразоват ля, запрещающий вход второго элемент памяти соединен с входом записи трет его элемента памяти выходы второго и третьего элементов памяти соединены соответственно с входами записи четвертого и пятого элементов памяти выходы КОТО1ШХ подключены к информационному выходу, преобразователя и к замыкающему контакту переключателя режима, переключающий KOHTakr КОТОРОГО соединен с входом записи третьего элемента памяти, а его paз «ыкaюЩIdi контакт - с выходом шестого элемента памяти, вход записи которого соедине с выходом первого элемента памяти и запрещающим входом пятого элемента памяти, при этом тактовые входы четвертого, пятого и шестого элементов памяти подключены к входу первого .такта, а тактовые входы первого, второго и третьего элементов памяти - к входу второго такта преобразователя t 2 . Недостаток известного преобразователя состоит в низкой скорости преобразования, так как для преобразования П-разрядного кода требуется (2h+2) тактов. Цель изобретения - повьппен1 е скорости преобразования кодов. Поставленная цель достигается тем, что в преобразователь кода Грея в двоичный код и обратно, содержащий первый блок неравнозначности, в состав которого входят одновходовый, ферриттранзисторный элемент памяти, первый и второй феррит-транзисторные элементы запрета и переключатель, причем входы записи первых одновходового феррит-транзисторного элемента памяти и феррит-транзисторного элемента запрета соединены с первым информационным входом преобразователя, первый тактовый вход которого соединен с тактовыми входами первых одновходового феррит-транзисторного элемента памяти и феррит-транзисторного элемента запрета, дополнительно введен второй блок неравнозначности, а в оба .блока неравнозначности введены первый 1и второй двухвходовые феррит-транзисторные элементы памяти, первые входы которых соединены с выходами первого и второго феррит-транзисторных элементов запрета соответственно, выходы которых соединены с вторыми входами записи второго и первого двухвходовых феррит-транзисторных элементов памяти, тактовые входы которых соединены соответственно с первым и вторым тактовыми входами преобразователя, вьвсоды одновходового, первого и второго двухвходовых феррит-транзисторных элементов памяти соединены соответственно с размыкакщим контактом переключателя, с выходом преобразрвателя и с замыкающим контактом переключателя, переключакнцие контакты переключателей первого и второго блоков неравнозначности соединены соответственно с запрещающим и информационными входами первого и второго феррит-транзисторных элементов запрета второго и первого блоков наравноэначности, первый и второй информа- ционные входы преобразователя соединены с запрещающими входами вторых феррит-транзисторных элементов запре та первого и второго блоков неравнозначности, тактовые входы вторых феррит-транзисторных элементов запре та первого и второго блоков неравнозначности соединены соответственно , с первым и в1торым тактовыми входами преобразователя, вторые информационный и тактовый входы преобразователя соединенысоответственно с входами , записи и тактовыми входами одновходо вого феррит-транзисторного элемента памяти и первого феррит-тринзисторного элемента заптера второго блока неравиозначности. На чертеже приведена структурная схема предлагаемого преобразователя. Преобразователь содержит два блока 1 и 2 неравнозначности, каждый из которых имеет одновходовой феррит транзисторный элемент 3 памяти, феррит-транзисторные элементы 4 и 5 запрета, двухвходовые феррит-транзисторные элементы 6 и 7 памяти и пе реключатель 8. В блоке 1 неравнозначности входы 9 и 10 записи и запрещающий . вход 11 соответственно элементов 3 5 подключены к первому информационному входу 12 преобразователя. В блоке 2 неравнозначности входы 9 и 10 и запрещающий вход 11 соответст венно элементов 3-5 подключены к второму информационному входу 13 пре образователя. В каждом из двух блоков 1 и 2 неравнозначности выход 14 элемента 3 соединен с размыкающим контактом 15 переключателя 8, замыка щий контакт 16 которого подключен к выходу 17 элемента 6, выход 18 элемента 4 соединен с первым входом 19 записи элемента бис вторым входом 20 записи элемента 7, выход 21 .элемента 5 соединен с первым 22 записи элемента 7 и с вторым входом 23 записи элемента 6. Выхо1ды 24 элементов 7 блоков неравнознач ности 1 и 2 подключены к информацион ному выходу 25 преобразователя. Вход 26 записи и запрещающий вход 27 соответственно элементов 5 и 4 блока 1 неравнозначности подключены к переключающему контакту 28 переключа теля 8 блока 2 неравнозначности, а вход 26 записи и запрещающий вход 27 соответственно элементов 5 и 4 блока 2 неравнозначности подключены к переключающему контакту 28 переключателя 8 блока 1 неравнозначности. Тактовый вход 29 элемента 7 блока 1 неравнозначности и тактовые входы 30-33 элементов 3-6 блока 2 неравнозначности подключены к первому тактовому входу 34 преоЬразователя, а тактовые входы элементов 3-6 блока 1 неравнозначности и тактовьА вход 29 элемента 7 блока 2 неравнозначности подключены к второму тактовому входу 35 второго такта преобразователя. Сущность изобретения заключается в том, что преобразование разрядов кода в устройстве осуществляется в каждом из двух тактов t .и t:2 . Последовательные разряда кода старшими jiasрядами вперед подаются поочередно на первый 12 и второй t3 информационные входы преобразователя. В режиме преобразования Код Грея- двоичнь код замыкаются контак-ш 16 и 28 переключателей 8, а при обратном преобразоваНИИ - контакты 15 и 28 переключателей 8 блоков 1 и 2 неравнозначности. В такте i , например,происходит подача на информационнь вход 12 преобразователя 1-го, 3-го, 5-го и т.д. (нечетных) разрядов преобразуемого кода, реализация логических операций Запрет на феррит-транзисторных эле . ментах 4 и 5 запрета блока 1 неравнозначности, реализация логических операций Дизъюнкция на двух входйвых элементах 6 и 7 памяти блока 2 неравнозначности и выдача результата предыдущего преобразования с элемента 7 блока 1 неравнозначности на информационный выход 25 преобразователя. В такте t2 происходит подача на информационный вход 13 преобразователя четных разрядов преобразуемого кода, реализация логических операций Запрет на элементах 4 и 5 блока 2 не|равнозначности, реализация логических операций Дизъюнкция на- элемен тах 6 и 7 блока 1 неравнозначности |И выдача результата предалдущего преобразования с выхода элемента 7 блока 2 .неравнозначности на информационный выход 25 преобразователя. В совокупности элементы 4-7 каждого из блоков 1 или 2 обеспечивают реализацюо логической операции Неравнозначность. Элемент 6 памяти в этих блоках служит для запоминания результата предащущего преобразования (в ре

ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД И ОБРАТНО, содержащий первый блок неравнозначности, в состав которого входят одновходовый элемент памяти, первьй и второй ферриттранзисторные элементы запрета и переклочатель, причем входы записи первых одновходового феррит-транзистор-, ного элемента памяти и .феррит-транзисторного элемента запрета соединены с первым информационным входом преобразователя, первый тактовый вход которого соединен с тактовыми входами первых одновходового ферриттранзисторного элемента памяти и феррит-транзисторного элемента запрета, отличающийся тем, что, с целью повышения скорости пре образования кодов, в него введен второй блок неравнозначности, а в оба блока неравнозначности введены первый и второй двухвходовые феррит-тр.анзисторные элементы памяти, первый входы которых соединены с выходами первого и второго феррит-транзисторных элементов запрета соответственно, вЫходы которых соединены с вторыми входами записи второго и первого двухвходовых феррит-транзисторных элементов памяти, тактовые входы которых соединены соответственно с первым и вторым тактовыми входами преобразователя, выходы одновходового, первого и второго двухвходовых феррит-транзисторных элементов памяти соединены соответственно с размыкаю щим контактом переключателя, с выходом преобразователя и с замыкающим контактом переключателя, переключающие контакты переключателей первого и второго блоков неравнозначности соединены соответственно с запрещающим и информационными входами первого и второго феррит-транзисторных элементов запрета второго и первого блоков неравнозначности, первый и второй информационные входы преобразователя соединены с запрещакидими входами вторых феррит-транзисторйых 00 элементов запрета первого и второго со блоков наравнозначности, тактовые СП входы вторых феррит-транзисторных элементов запрета первого и второго блоков неравнозначности соединены соответственно с первым и вторым тактовыми входами преобразователя, вторые информационный и тактовый входы преобразователя соединены соответственно с входами записи и тактовыми входами одновходового феррит-транзисторного элемента памяти и первого феррит-транзисторного элемента запрета второго блока неравнозначности.