Цифро-частотный интегратор Советский патент 1984 года по МПК G06F7/64 

Иг обретение относится к вычислительной технике, может быть использовано при построении цифровьгх интегрирующих машин, цифровых дифференциальных анализаторов, различных -цифроаналоговых, частотно-импульсных вычислительных устройств и, в частности, в системах экспресс-обработки сейсмической информации о структурах шельфсГв морей п бортовом геологогеофизическом комплексе.

Известно устройство, содержащее регистр подынтегральной функции, в качестве которого используется реверсивный счетчик, опорный делитель частоты, элементы И и ИЛИ. В устройстве вькоды .счетчика и делителя частоты соединены с входами элементов И а выходы элементов И через элементы ИЛИ соединены с выходами устройства С1 J.

Недостатком известного устройства является его неприменимость при интегрировании знакопеременных подынтегральных функций, когда последние представлены в дополнительном двоичном коде. . k

Наиболее близким по технической . сущности к предлагаемому является цифро-частотный интегратор, содержащий реверсивный счетчик имрульсов, счетный вход которого соединен с шиной ввода подынтегральной функции, а информа1щонные вькоды счетчика соединены с шинами вывода абсолютного значения искомой величины, триггер знака, вход которого соединен с выходом переполнения счетчика импульсов, а его выход - с одной из шин вьшода абсолютного значения искомой величины,опорный делитель частоты, вход которого соединен с шиной ввода опорной частоты, матрицу элементов И, первые входы которой соединены с информационными выходами счетчика импульсов, а вторые входы - с выхоДами делителя частоты, элемент ИЖ, входы которого соединены с выходами матрицы элементов И, первый элемент И, один вход которого соединен, с шиной ввода опорной частоты, а другой с выходом триггера знака, триггер, нулевой вход которого соединен с выходом первого элемента И, а единичный вход .- с вь1ходом элемента ИЛИ второй элемент И, один вход которого соединен с выходом элемента ИЛИ, другой вход с единичным- вькодом

триггера, а выход - с шиной вьгоода знака Ч, а третий элемент И, первый вход которого соединен с выходом первого элемента И, второй вход с 5 нулевым выходом триггера, а выход с шиной вывода знака - Г 23.

Недостаток цифро-частотного интегратора - низкая надежность в работе, что обусловле,но сбоями из-за несинхроO низма отдельных импульсов на входах матрицы элементов И.

Целью изобретения является повышение надежности функционирования путем устойчивости к сбоям на шине 5 ввода опорной частоты.

Поставленная цель достигается тем,

что в интегратор, содержащий первьй счетчик и первую группу элементов И, прячем счетный вход первого счетчика

0 подключен к информационному входу интегратора, а выходы первого счетчика соединены с первыми входами элементов И первой группы, введены второй счетчик, вторая группа эле5 ментов И, регистр результата, группа элементов ИЛИ, элемент ИЛИ, причем счетный вход второго счетчика подключен к входу опорной частоты интегратора, выходы второго счетчика

0 соединены с первыми входами элементов И второй ГР5ШПЫ, выходы которых и выходы элементов И первой группы соединены соответственно с первыми и вторыми входами элементов ИЛИ груп- пы, выходы которых подключены к информационным входам регистра результата, вход обнуления которого соединен с вькодом элемента ИЛИ, а выходы являются информационными выходами интегратора, выход знака - интегратора подключен к выходу последнего разряда первого счетчика, выход знака + интегратора подключен к выходу последнего разряда второго счетчика,

j выход последнего разряда первого счетчика соединен с входом сброса второго счетчика и вторыми входами элементов И второй группы, выход последнего разряда второго счетчика соединен с входом сброса первого счетчика и вторыми входами элементов И первой группы, вькоды предпоследних разрядов первого и второго счетчиков соединены соответственно с первым и вторым входами элемента ИЛИ.

На чертеже представлена блок-схема цифро-аналогового интегратора.

Цифро-частотный интегратор содержит первый счетчик 1, второй счетчик 2, первую группу элементов И 3, вторую группу элементов И 4, элемент ИЛИ 5, группу элементов 6 и регистр 7 результата. Счетный вход счетчика 1 соединён информационным входом интегратора, счетный вход второго счетчика соединен с шиной ввода импульсов опорной частоты, первый и второй счетчики выполнены кольцевыми и идентичными друг другу, сигнальный выход стар шего разряда счетчика 1 соединен-с входом установки в исходное состояние счетчика 2 и сигнальный выход старшего разряда счетчика 2 соединен с входом установки в исходное состояние счетчика 1, первые входы элементов И группы 3 поразрядно соединены с сигнальными выходами счетчика (импульсов) 1, а вторые входы элементов И 3 объединены и сое динены с сигнальными выходами старшего разряда счетчика (импульсов) 2, первые входы второй группы элементов И 4 которых поразрядно соединены с сигнальными выходами второго счетчика (импульсов) 2, а вторые входы объединены с сигнальными выходами и старшего разряда первого счетчика (импульсов) 1, входы элемента ИЛИ соединены с сигнальными выходами разряда, на единицу мпадшего старшего, счетчиков 1 и 2, входы элемен тов 6 соединены с поразрядно соединенными выходами элементов И 3 и 4, вход обнуления регистра 7 соединен с выходом элемента ИЛИ 5, вход знак - с сигнальным выходом старшего разряда первого счетчика 1, вход знака + с сигнальным выходом стар шего разряда второго счетчика 2, а входы ввода относительной величины искомого параметра - с выходами эле ментов 6. Цифро-частотный интегратор работ ет следующим образом. В исходном состоянии счетчики 1 и 2 обнулены, на выходах элементов И 3 и 4, элемента ИЛИ 5 и элементов ИЛИ 6 низкие потенциалы, регистр 7 обнулен. При подаче на счетньй вход счетчика 1 импульсной последователь ности, частота которой пропорционал на модулю подынтегральной функции, на счетный вход счетчика 2 импульсн последовательности опорной частоты счетчиках 1 и 2 производится подсче импульсов до тех пор, пока содержимое одного из счетчиков не достигает значения, на единицу меньшего емкости счетчика 1 или 2 (безразлично) . По накоплении счетчиком 1 или 2 числа, на единицу меньшего емкости счетчика, на его сигнальном выходе, на единицу мпадшем старшего разряг. да, устанавливается высокий потенциал, который через элемент ИЛИ 5 поступает на вход обнуления регистра 7, последний при наличии в нем записи обнуляется, а по накоплении счетчиком 1 или 2 (безразлично) числа, равного емкости счетчика, на его сигнальном выходе старшего разряда устанавливается высокий потенциал. Высокий потенциал с выхода старшего разряда счетчика 1 фиксируется регистром 7 так как знак -, а высокий потенциал с выхода старшего разряда счетчика 2 фиксируется регистром 7 как знак , креме того, высоким потенциалом с выхода старшего разряда счетчика 1 п-о вторым входам элементов И содержимое счетчика 2 через элементы 4 и элементы 6 переписывается в регистр 7 модуль искЪмой величины, а высоким потенциалом с выхода старшего разряда счетчика 2 аналогично вышеописанному, содержимое счетчика 1 через элементы И 3 и элементы 6 переписывается в регистр 7. Кроме того, высоким потенциалом с выхода старшего разряда счетчика 1 (2) счетчик 2(1) обнуляется и цифро-частотный интегратор повторяет цикл интегрирования. Каждый Цикл интегрирования заканчивается определением величины Х,-И Z f Y(x)dx, . где Y(x) - подынтегральная функция;, - период следования им-. пульсной последовательности опорной частоты. Действительно, содержимое регист- ра 7 по окончании каждого цикла интегрирования определяется знаком - или + и модулем искомой величины отношения двух частот входных последовательностей F(x) и Y(x), т.е. F(x)/Y(x) или Y(x)/F(x). Кроме того, так как емкости счетчиков равны, то всегда справедливо равенство108958 , при F(x)Y(x) прм F(X)Y(x|, что исключает необходимость в синхро ниэации работы интегратора и повышает его надежность в работе независимо от скважности входньк импульсных последовательностей, кроме того, использование идентичных узлов 1 и 2 и соответственно 3 и 4 упрощает конструкцию интегратора, а код модуля искомой величины определяется элементами 6, т.е. искомая величина может быть получена в любом определяемом элементами ИЛИ 6, параллельном коде.

ЦИФРО-ЧАСТОТНЫЙ ИНТЕГРАТОР, содержащий первый счетчик и первую группу элементов И, причем счетньй вход первого счетчика подключен к информационному входу интегратора, а выходы первого счетчика соединены с первыми входами элементов И первой группы, отл.и чающийся тем, что, с целью повьшения надежности функционирования путем устойчи-, вости к сбоим на шине ввода опорной частоты, он содержит второй счетчикj вторую группу элементов И, регистр результата, группу.элементов ИЛИ, элемент ИЛИ, причем счетный вход второго счетчика подключен к ,входу опорной частоты интегратора, выходы второго счетчика соединены с первыми входами элементов И второй группы, выходы которых и выходы элементов И первой группы соединены соответственно с первьми и вторыми входами элементов ИЛИ группы, выходы которых подключены к информационным входам регистра результата, вход о&нуления которого соединен с выходом элемента ИЛИ а выходы являются информационными выходами интегратора, выход знака - интегратора подключен к выходу последнего разряда первого счетчика, выход знака + интегра-е ..тора подключен к выходу последнего® разряда второго счетчика, быход послед-1/Л него разряда первого счетчика сое-1 динен с входом сброса второго счетчика и вторыми входами элементов И второй г;руппы, выход последнего разряда второго счетчика соединен с входом сброса первого счетчика и вторыми входами элементов И первой группы, выходы предпоследних разря-30 дов первого и второго счетчиков сое- «О динены соответственно с первыми и вто- 171 рыми входами элемента ИЛИ.50

г

ф