Устройство для цифрового воспроизведения функции "косинус Советский патент 1984 года по МПК G06F7/548 

Изобретение относится к вычислительной технике и может быть использовано в системах цифрового преобразования периодических сигналов, а также в специализированных вычислителях для вычисления функции А cos тАЧ. Известны устройства для воспроиз ведения круговых функций во времени, содержащие замкнутую цепь из дв 1ЩФРОВЫХ интеграторов. Известно устройство, содержащее три двоичных счетчика., два элемента И-ИЛИ, причем выходы первого и второго счетчиков подключены к первым входам первого и второго элементов И-ИЛИ соответственно, к вторым входам которых подключены выходы третье го счетчика, выходы первого и второ го элементов И-ИЛИ подключены к счет ным входам второго и первого счетчиков соответственно, на счетный вхо третьего счетчика подаются импульсы тактовой частоты с входа устройства .Устройство позв1эляет вычислить значен функдаи АсозтдЧза m тактов С13Недостатком устройства является малая допустимая величина прираще ния аргумента 44 при заданной точности, так как df число разрядов выходного кода, Наиболее близким к предлагаемому по технической сущности является устройство, которое содержит первый и второй регистры, первый и второй сумматоры, блок управления, причем выход первого регистра подключен к первому входу первого сумматора и к второму входу второго сумматора выход второго регистра подключен к первому входу второго сумматора и к второму входу первого сумматора, выходы первого и второго сумматоров подключены к входам соответственно первого и второго регистров 2. Устройство позволяет за два такта по начальным значениям кодов А sin бА cos0, записанньк в первом и второ регистрах, вычислить новые значения кодов, равные A(1 + tgi30sin(0,-4 ) A(t+-tg oi)cos(6,--«-2ot), При работе в двоичной системе с arctg 2, где К - число натурального ряда, задающее величину прирасаения аргумента. При вычислении новых значений функции возникает множитель (1+tgo(,) при работе в двоичной системе равный (i-«-2 ) и представляющий собой методическую погрешность вычисления. Для уменьшения методической погрешности структура перестраивается таким образом, что к вторым входам первого и второго сумматоров подключаются выходы первого и второго регистров соответственно, сдйинутые на 2К разрядов вправо. Такая структура позволяет в следующем такте умножить содержимое регистров на множитель (), в результате чего погрешность уменьшается до величины (), При необходимости еще более уменьшить погрешность коды регистров при передаче на вторые входы сумматоров сдвигаются на 4К разрядов, и на следующем такте происходит умножение содержимого регистров на множитель (1 + ), в результате чего погрешность уменьшается до величины (1-2) . Аналогично процесс уменьшения погрешности повторяется до тех пор, пока погрешность не будет меньше заданного значения. Таким образом, значение функции А ,й/вычисляется за m(2+R) тактов, где К- число тактов, необходимых для умножения результата на множители, компенсирующие методическую погрешность. При использовании известного устройства отсутствуют ограничения величины Aif , так как arctg 2 где К - любое число натурального ряда. Недостатком этого устройства является низкое быстродействие при воспроизведении функции А cos тл, так как вычисление нового значения функции при изменении аргумента на величину АЧ происходит за (2+R) тактов, неободимых для компенсации методической погрешности. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что в устройство для цифрового воспроизведения функции косинус, содержащее первый и второй регистры, первый и второй сумматоры и блок управления, причем информационный вход устройства соединен с первым информационным входом первого регистра, выход которого, являющийся выходом устройства, подключен со сдвигом на фиксированное число разрядов вправо к первому входу первого сумматора и со сдвигом на один разряд 310 влево к первому входу второго сумматора и к информационному входу вто рого регистра, выход которого соединен с вторым входом второго сумматора, введен коммутатор, а блок управления содержит триггер, элемент ИЛИ, элемент задержки, элемент И причем вход запуска устройства подключен к входу элемента задержки и первому входу элемента ИЛИ, выход которого соединен с управляющими входами первого и второго регистров, тактовый вход устройства подключен к первому входу элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход элемента задержки подключен к входу триггера, инверсный выход которого соединен с вторым входом элемента И, а прямой выход подключен к управляющему входу коммутатора, выход которого соеди нен -с вторым информационным входом первого регистра, выход первого сумматора подключен к первому информационному входу и со сдвигом на один разряд вправо к второму информационному входу .коммутатора, выход второго сумматора соединен с вторым входом первого сумматора. Введение дополнительного коммутатора позволяет вычислить и записать в первый и второй регистры такие начальные значения кодов, которые в совокупности с новыми связями между элементами обеспечивают вычисление значений функций А cos тлЧ за m тактов без методической погрешности в результате чего исключается время на компенсацию погрешности. На чертеже изображена блок-схема устройства для воспроизведения функции косинус. Устройство содержит первый и вто рой регистры 1 и 2, первый и второй сумматоры 3 и 4, блок 5 управления, коммутатор 6. Блок 5 управления содержит триггер 7, элемент ИЛИ 8, элемент И 9, элемент 10 задержки. Выходы регистра 1 подключены к выходам устройства, к информационным входам регистра 2, к первым входам сумматора 4 со сдвигом на один раз., ряд влево и к первым входам суммато ра 3 со сдвигом на (К-О разряд вправо, выходы регистра 2 подключены к вторым входам сумматора 4, выходы которого подключены к вторым входам сумматора 3, выходы которого подключены к первым информационным входам коммутатора 6 и со сдвигом на один разряд вправо к вторым информационным входам коммут атора 6, выходы которого подключены к вторым информационным входам регистра 1, первые информационные входы которого являются информационными входами устройства, управляющие входы регистров 1 и 2 подключены к выходу элемента ИЛИ 8 блока управления, управляющий вход коммутатора подключен к прямому выходу триггера 7. Вход запуска блока управления подключен к элементу 10 задержки и к первому входу элемента ИЛИ В. Тактовый вход блока управления подключен к первому входу элемента И 9, выход которой подключен к второму входу элемента ИЛИ 8, выход элемента 10 задержки подключен к входу триггера 7, инверсный выход которого подключен к второму входу элемента И 9. Устройство работает следующим образом. На тактовый вход блока управления с управляющего входа устройства непрерывно поступают импульсы тактовой частоты. Обозначим коды, устанавливаюи иеся на выходах элементов схемы после прихода {-го импульса на управляющие входы регистров 1 и 2, следующим образом: xj - код на выходе регистра 1, у,- код на выходе регистра 2, код на выходе сумматора 3, и-- код на выходе сумматора 4, код на выходе коммутатора 6. Определим соотношения меж,цу этими кодами. Сумматор 4 осуществляет вычитание кода, подключенного к его второму входу из кода, подключенного к его первому входу. Так как к его первому входу подключен код регистра 1, сдвинутый на один разряд влево, а к второму входу подключен выход регистра 2, код на выходе сумматора 4 равен и ., 2х - у . Сумматор 3 осуществляет вычитание кода, подключенного к его первому входу, из кода, подключенного к его второму входу. Так как к первому входу сумматора 3 подключен код регистра 1, сдвинутый на (К-1) разряд вправо, а к второму входу подключен выход сумматора 4, код на выходе сумматора 3 равен z. х - 2х(1-2-)-у Обозначим 1-2 cos дЧ, тогда Zj 2х cos4f- . Код на выходе коммутатора 6 при включении его второго информационного входа равен коду сумматора 3, сдвинутому на оди разряд вправо, т.е. v. -iz - x cosAV- у у,9 i v-v tJfcll г, Jf V.1/ Код на выходе коммутатора 6 при включении его первого информационного входа равен коду сумматора 3, т.е. v. z. 2x.cos&4 -y. (2) В регистры 1 и 2 при действии i-ro управляющего импульса на их уп равляющий вход записываются коды, установившиеся на их информационных входах после действия (1-1)-го управляющего импульса, т.е. i-r i t-T в исходном состоянии () регис 2 .обнулен, в регистр 1 с информационного входа уст1эойства переписан код амплитуды А воспроизводимой фун ции, триггер 7 установлен в положение, при котором элемент И 9 не про пускает импульсы тактовой частоты на управляющие входы регистров 1 и 2, при этом открыт второй информационный вход коммутатора 6. В соо ветствии с выражением (1) запишем значение кода на выходе коммутато А cos и Ч X COS 2- у о Схема начинает работать при пос туплении импульса Запуск на вход запуска блока управления. Импульс Запуск через элемент ИЛИ 8 попада ет на управляющие входы регистров 1 и 2, в которые записываются новы значения кодов, соответствующие 1 -причем х Vfl А cos После окончания переходных процессов в элементах схемы, на выход сумматора 3 устанавливается код z,,2 х cos 2 А cos 2 Д Через время, определйемое элементом 10 задержки, импульс Запуск перебрасывает триггер 7. При этом включается первый информацион ный вход коммутатора 6 и на его выходе устанавливается код - у- г А cos 2&Ч. Триггер 7 открывает элемент И 9, импульсы тактовой частоты начинают поступать через элемент ИЛИ 8 на управляющие входы регистров 1 и 2. По первому импульсу тактовой частоты () в регистры записываются.новые значения кодов, равные cos 2л«/; ,А cosu4 , После окончания переходных процессов в элементах схемы, на вы- ходе коммутатора 6 устанавливается код, в соответствии с выражением (2) равный -Acos л/ Лсоз (гдУ дЧ|+Дсоз(2д +/1Ц«)-Д созлц гДсоз ЗдЧ , I По второму импульсу тактовой частоты () в регистры 1 и 2 записываются новые значения кодов Х2 cos у2 cos 2ЛУ На выходе коммутатора 6 устанавливается код, равный 2Acos3A fcos ДЧ -Acos24f Aco54A V , По третьему импульсу тактовой частоты () этот код переписывается в регистр 1. Аналогично, после поступления (т-1)-го импульса тактовой частоты () в регистр 1 записьшается код, равный X А cos m л VВ результате на щ-й итерации на выходе устройства формируется значение функции А cos m/aV, причем одна итерация - вьгчисление нового значения функции при изменении аргумента на величину й arccos (1-2 ), где К - любое заданное число натурального ряда, осуществляется за один такт без методической погрешности. Данное устройство обеспечивает повышение быстродействия в (2+R) раз по сравнению с прототипом при вое- , произведении функции косинус.

УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ КОСИНУС, еодержащее первый и второй региетры, первый и второй еумматоры и блок управления, причем информационный вход устройетва еоединен е первым информационным входом первого региетра, выход которого, являющийся выходом устройетва, подключен ео сдвигом на фикеированное число разрядов вправо к первому входу первого сумматора и со сдвигом на один разряд влево к первому входу второго еумматора и к информационному входу второго регистра, выход которого соединен с вторым входом второго сумматора, отличающееся тем, что, с целью повышения быстродействия, в устройство введен коммутатор, а блок управления содержит триггер, элемент ИЛИ, элемент за- держки, элемент И, причем вход запуска устройства подключен к входу элемента задержки и первому входу элемента ИЛИ, выход которого соединен с управляющими входами первого и второго регистров, тактовый вход устройства подключен к первому входу элемента И, выход которого соединен с вторым входом элемента ШШ, выход элемента задержки подключен к входу триггера, инверсный выход которого (Л С соединен с вторым входом элемента И, а прямой выход подключен к управляющему входу коммутатора, выход крторого соединен с вторым информационным входом первого регистра, В1г1ход первого сумматора подключен к первому информационному входу и ео сдвигом на один разряд вправо к второму информационному входу коммутатора, выход второго сумматора соединен с вторым входом первого сумматора.