Устройство для диагностики логических блоков Советский патент 1984 года по МПК G06F11/22 

Изобретение относится к вычислительной технике и может быть использовано для обнаружения и локализации неисправностей ЭВМ. Известно устройство для диагностики блоков ЭВМ,содержащее последовательно соединенные накопитель тестов, входной регистр, регистр тестов, блок преобразователей кода, выходной регистр и буферный блок памяти, управляющий вход которого и управляющие входы выходного регистра, регистра тестов, входного регистра и регистра результат подключены соответственно к первому, второму, третьему, четвертому и пятому .выходам блока управления, соединенньй с выходом накопителя тестов, а йыход регистра результата подключен к одному из инвормационных входов выход ного регистра.Это устройство содержит также блок контроля и регистр контрольного кода, информационН вход которого соединен с выходом входного регистра, выход соединен через блок преобразователей кода с инфopмaциoнны входом блока контроля, а управляющий вход - с шестым выходом блока управле ния, седьмой выход которого подключен к управляющему входу блока контроля соединенного выходом с информационным входом регистра оезультата Ш. Недостатком указанного устройства является то, что оно обеспечивает проверку и локализацию неисправностей полупроводниковых оперативных памятей содержащихся в проверяемом блоке ЭВМ. Наиболее близким к предлагаемому является устройство для диагностики блоков ЭВМ, содержащее, блок управления первый и второй выходы которого соеди нены соответственно со входами регист ра тестов и первого коммутатора, вызод которого соединён со входом блока управления, компаратор, выход которого соединен через схему сравнения со входом первого счетчика, выход которого соединен со входом первого коммутатора, дешифратор 2j . Недостатком этого устройства является большой объем служебной информадни,хранимой в накопителе тестов. Целью изобретения является повьше-ние коэффициента использования оборудования за счет сокращения объема- тестовой информации. Поставленная цель достигается тем, что в устройство диагностики логических блоков, содержащее блок управления, первый и второй выходы которого соединены соответственно со входами регистра тестов и первого коммутатора, выход которого соединен со входом блока управления, Koi napaTop, выход которого соединен через схему сравнения со входом первого счетчика, выход которого соединен со входом первого коммутатора, дешифратор, введены счетчик, коммутатор, два триггера, причем третий и четвертый выходы блока управления через второй счетчик соединены со входом дешифратора, выход которого через последовательно соединённые регистр тестов и второй коммутатор соединен с выходом устройства и входами первого коммутатора и схемы сравнения, выход которой соединен со входом первого коммутатора, пятый выход блока управления через первый триггер соединен со входами второго кo вJyтaтopa и первого счетчика, выходы которого соеди-нены -со входами второго коммутатора. второго триггера и компаратора, выход второго триггера соединен со входом второго коммутатора, выход компаратора соединен со входами первого и второго коммутаторов, шестой выход блока управления соединен со входом дешифратора, причем блок управления содержит две памяти, три. счетчика, четыре регистра схему сравнения, дешифратор, индикатор, причем выход первой памяти через первый регистр соединен со входами первого и второго счетчиков второго регистра и дешифратора выходы которого соединены со входами первого счетчика, ; второго и третьего регистров, третьего Счетчика, схемы сравнения, второй памяти, третьим, четвертым, пятым и шестьш выходами блока, выход первого счетчика через вторую память соединен со входом четвертого регистра, выход которого соединей с первым выходом блока и через соединенные последовательно схему сравнения и второй счетчик - со входом первой памяти, вход блока через третий регистр соединен со входами индикатора и второго регистра, выход которого соединен со входом cpVB eния, выход третьего счетчика соединён со входом индикатора, выход первого регистра соединен со вторым входом блока управления. На фиг. 1 представлена структурная схема устройства; на фиг. 2 - структурная схема блока управления. Устройство включает блок 1 управления, счетчик 2, дешифратор 3, региСтр 4 тестов, коммутатор 5, триггер 6, счетчик 7, триггер 8, компаратор 9, схему 10 сравнения, коммутатор 11. В состав блока 1 управления (фиг. 2) входят памяти 12 и 13, счетчики 14-16 регистры 17 - 20, дешифратор 21, -. индикатор 22 и схема 23 сравнения. Диагностируемый блок подключается к выходу устройства и работа устройства начинается с нажагия кнопки Пуск (не показано).Диагностические тесты блоков размещаются в накопителе тестов - памяти 12 (фиг. 2). В том случае, когда накопительтестов представляет собой ОЗУ, информация в него может загружаться с внешнего устройства типа устройства ввода с перфоленты, кассетного накопителя на магнитной ленте и др. устройств. Микропрограммы, обеспечивающие подачу тестов на вход диагностируемого блока, анализ его ответов путем оп роса состояния выходов блока и сравне ния их с эталонными, размещается в управлякйцей памяти 13. При нджатии кнопки Пуск начальны (нулевой) адрес микропрограммы устанавливается в счетчик 13 адреса и сбрасывается в счетчик 16. После этого начинается последовательное считывание микрокоманд .из памяти 13 в регистр 17 и их выполнение. Регистр 17 имеет поле констант и поле микро операций. Дешифрация микроопераций производится в дешифраторе 21. Под управлением одной из микроопераций информация из поля константы регистр 17 поступает в счетчик 15 адреса, задавая начальньй адрес тестов проверяемого блока. Под управлением других микроопераций информация из памяти 12 считьшается и передается в регистр 18 данных. I . . Информацию тестов в памяти 12 записывают в следукмцем порядкеi пере каждым тестовым набором, занимающим фиксированное количество ячеек ОЗУ, записывают слУжебньй код, который определяет тип тестового Набора, с проверкой интегральных схем (ИС) ОЗУ или без нее. За тестовым набором сле дует эталонная информация о состояни исправного блока на тестовом наборе. Анализ служебного кода выполняется путем поочередной засылки обоих служебных кодов из поля константы регистра 17 в регистр 20, считыванием служебного кода из памяти 12 и сравнением их в схеме 23 сравнения. При совпадении считанного из памяти 12 служебного кода с заданным в регистре 20 выполняется ветвление микропрограммы путем модификации адреса в счетчике 14 адреса. Тест выполняется без проверки .ИС ОЗУ и затем с проверкой. Выполнение одного элементарного теста проверяемого блока сводится к подаче на его вход тестового набора, опросу ответа и сравнению его с эталонным ответом. Подача тестового набора на вход диагностируемого блока выполняется следуннцим образом. После сброса счетчика 2 (фиг. 1), триггера 6 и модификации адреса в счетчике 15 (фиг. 2) на единицу выполняется считывание информации из памяти 12 на регистр 18 и далее ее передача в регистр 4 тестов под управлением счетчика 2 и дешифратора 3. После установки первой порции информации из памяти 12 в регистр 4 микропрограмма прибавляет единицу в счетчик 2 и засылаетследующую порцию информации в другую группу разрядов регистра 4 и так до тех пор, пока весь регистр 4 не будет заполнен тестовым набором. Нулевое состояние триггера 6 обеспечивает передачу тестового набора через коммутатор 5 на вход диагностируемого блока. Опррс состояния выходов диагностируемого блЬка выполняется микррпрограммно через коммутатор 11. Информация о состоянии выходов диагностируемого блока поступает в регистр 19. Коммутатор 11 обеспечивает передачу состояний выходов диагностируемого блока в регистр 19 за несколько тактов, так как его разрядность меньше кодичества контактов диагностируемого блока. Управление KOMNfyTaTopoM осуществляется битами регистра 17. После приема в регистр 19 первой орции информации о состоянии конактов диагностируемого блока эта нформация пересылается в регистр 20. талонная информация считывается лод правлением микропрограммы из памяти 12 в регистр 18. Сравнение действиельного ответа блока с эталонным

выполняется в схеме 23 сравнения. Результат сравнения модифицирует адре микрокоманды и вызывает ветвление микропрограммы на продолжение сравнения или останов с индикацией . После окончания очередного элементарного теста, т.е, подачи тестового набора на вход диагностируемого блока, опрос его контактов и сравнения с эталонными значени:ями, в счетчик 16 тестов прибавляется единица. В счетчике 16 хранится номер текущего тестового HaiCopa. При несовпадении результата с эталонным процедура тестирования прекращается и на индикацию через индикатор 22 выводится состояние счетчика тестов и контактов пиагно- . стируемого блока.

Пои выполнении элементарного теста с проверкой накопительных блоков. т.е. блоков5 содержащих ИС OЗУ блок 1 устанавливает триггер 6 в единичное состояние, что через коммутатор ,5 подключает выходы счетчика 7, триггера 8 и компаратора 9 ко входам диагностируемого блока.

Проверка ИС ОЗУ состоит из двух циклов: записи в НБ тестовой информации и ее считьюания с поразрядной проверкой.

В режиме записи счетчик 7 адреса формирует код адреса проверки блоков, компаратор 9 - информацию для записи, триггер 8 устанавливается в единичное состояние (режим записи); После записи в блок информации по всем адресам происходит переполнение счетчика 7. Сигнал переполнения с выхода счетчика 7 поступает на триггер 8 и переводит его в нулевое состояние (режим чтения). Счетчик 7 формирует адреса считывания информации из блоков, компаратор 9 - эталонную ин/формацию, а блок 10 сравнивает считанную информацию с эталонной. При обнаружении несоответствия блок 10 формирует сигнал ошибки, которьй блокирует дальнейшую работу счетчика 7. Одновременно сигнал через коммутатор 11 передается в блок управления 1.

Если при проверке блоков ошибки не обнаруживается, то в блок управления 1 через коммутатор 11 передается сигнал окончания проверки (сигнал вторичного переполнения счетчика 7 ).

Редализация блока управления устройства с микропрограммным управлением позволяет уменьшить объем служебной информации за счет гибкости управления и существенно сократить общий объем тестов (в 3-4 раза) и следовательно, объем накопителя тестов.

Введение коммутатора, тригеров и счетчика позволяет осуществить полную проверку НБ апаратурными средствами без увеличения объема тестовых программ за счет наличия аппаратуры j компаратора и схемы сравнения.

УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ ЛОГИЧЕСКИХ БЛОКОВ, содержащее блок управления, первый и второй выходы которого соединены соответственно с входами регистра тестов и первого коммутатора, выход которого соединен с входом блока управления, компаратор, выход которого соединен через схему . сравнения с входом первого счетчика, выход которого соединен с входом первого коммутатора, дешифратор, о .т л и чающееся тем, что, с целью повьшения коэффициента использования оборудования, в него введены счетчик, коммутатор, два триггера, причем третий и четвертый входы блока управления через второй счетчик соединены с входом дешифратора, вьгход которого через последовательно соединенные регистр тестов и второй коммутатор соединен с выходом устройства и входами первого коммутатора и схемы сравнения выход которой соединен с входом пер- . вого коммутатора, пятый выход блока управления через первый триггер соединен с входами второго коммутатора и первого счетчика, выходы которого соединены с входами второго коммутатора, второго триггера и компаратора, выход второго триггера соединен с входом второго коммутатора, выход компаратора соединен с входами первого и второго коммутаторов, шестой выход блока управления соединен с входом дешифратора, причем блок управления содержит две памяти, три счетчика, четыре регистра, схему сравнения, дешифратор, индикатор, причем выход первой памяти через первый регистр соединен с входами первого и второго счетчиков, второго регистра и дешифратора, выходы которого соединены с входами первого счетчика, второго и третьего регистров, третьего счетчика, схемы сравнения, второй памяти, третьим, четвертым, пятым и шестым выходами блока, выход первого счетчика через вторую память СО соединен с входом четвертого регистг ра, выход которого соединен с первым сд выходом блока и через соединенные последовательно схему сравнения и 00 второй счетчик - с входом первой па-ю мяти, вход блоки через третий ре- .гистр соединен с входами индикатора и второго регистра, выход которого сое динен с входом схемы сравнения, выход третьего счетчика соединен с входом индикатора, выход первого, регистра соединен с вторым входом блока.

фиг. 2