Арифметическое устройство Советский патент 1984 года по МПК G06F7/38 

мента НЕ, входом первого элемента НЕ и первым входом второго элемента И соответственно, выходы третьего, четвертого, и пятого элементов И подключены к пятому, шестому и седьмому входам многовходового сумматора , выходы суммы многовходовых сумматоров ячеек(Ы+1)-й строки матрицы с первой по J-ю соединены с выходами разрядов результата устройства с (N+1)-го по(М+ЭЬй, второй выход переноса многовходового сумматора

j -и ячейки i-и строки матрицы (i 1,..,, N; j 1 ,..,, D соединен с восьмым входом многовходового сумматора j-й ячейки {1+1)-й строки матрицы, входы первого элемента И первой ячейки (N+1)-и Строки матрицы подключены к входу знакового разряда второго операнда устройства входы второго элемента И первой ячейки (N+11-и строки матрицы - к входу знакового разряда первого операнда устройства, четвертые входы многовходовых Сумматоров первой -и второй ячеек N-Й строки, матрицы - к входам знаковых разрядов соответственно третьего и четвертого операндов устройства, четвертый вход многовходового сумматора второй ячейки (,N-1) -и строки матрицы - к входу знакового разряда третьего операнда устройства, входы второго элемента И Э-й ячейки N-й строки матрицы соединены с первым вкходом переноса многовходового сумматора

Э-й ячейки(N-2)-и строки матрицы, первый выход переноса многовходового сумматора 8-й ячейки N+1)-и строки

матрицы соединен с входами второго .элемента И(+2)-й ячейки той же строки матрицы, второй выход переноса многовходового сумматора каждой ячейки(N+11 -и строки матрицы - с четвертым входом многовходового сумматора последующей ячейки той же строки матрицы, первый выход переноса многовходового сумматора

О-и.ячейки первой строки матрицы подключен к входам первого элемента И второй ячейки(N+1)-и строки матрицы, первый выход переноса многовходвого сумматора Э-й ячейки (N-1)-и строки матрицы - к входам первого элемента И D-й ячейки(N+1)-и строки матрицы, входы первого элемента И (Э-1)-й ячейки(N+1)-и строки матрицы соединены с входами J-ro разряда второго операнда и N-ro разряда четвертого операнда устройства, третьи входы третьих элементов И

3-й ячейки N-й строки и(э-1)-й ячейки(N+1)-и строки матрицы соединены с входом сигнала логической единицы устройства, третьи входы третьих элементов И остальных ячеек матрицы соединены с йходом сигнала логического нуля устройства, третьи входы четвертых и пятых элементов И ячеек 3-го столбца с первой по N-ю ячеек N-й строки и(Э-1)-й ячейки (N+1)-истроки матрицы подключены к входу сигнала логической единицы устройства, третьи входы четвертых. и пятых элементов И остальных ячеек матрицы к входу сигнала логического нуля устройства.

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее матрицу ячеек из N строк и 3 столбцов(NI Э-разрядность операндов ),причем каждая ячейка содержит многовходовый сумматор и первый и второй элементы.И, при этом входы разрядов первого операнда устройства подключены к первым входам первых элементов И ячеек матрицы соответствующих столбцов, входы разрядов второго операнда устройства с первого по (.3-1) -и подключены к первым входам вторых элементов И ячеек матрицы соответствующих столбцов, вход 3-го разряда второго операнда устройства подключен к первым входам вторых элементов И ячеек матрицы 3 -го столбца с первой по (Н-1.)-ю, входы разрядов третьего операнда устройства подключены к вторым входам элементов И ячеек матрицы соответствующих строк, входы разрядов четвертого операнда устройства с первого по (N-1)-и подключены к вторым входам вторых элементов И ячеек матрицы соответствующих строк, вход N-ro разряда четвертого операнда устройства подключен к вторым входам вторых элементов И ячеек матрицы N-и строки с первой по

1

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных и быстродействующих ЭВМ для вычисления выражения вида F АВ + СД.

Известно арифметическое устройство матричного типа, содержащее матрицу ячеек из N строк и Л столбцов, каждая ячейка которой содержит сумматор и элемент Н 1.

Недостатком указанного устройства является то, что оно не вычисляет функцию + СД, необходимую для реализации быстрого преобразования Фурье.

Наиболее близким к предлагаемому по технической сущности является арифметическое устройство матричного типа, содержащее матрицу ячеек из N строк и D столбцов ,M,3- разрядность операндов ), причем каждая ячейка

содержит многовходовой сумматор и первый и второй элементы И, в котором операнды и результат представлены в прямых кодах 2 . 5 Недостатком известного устройства является ограниченность функциональных возможностей, так как нельзя, например, вычислить.функции F АН + + СД для всех возможных комбинаций Q знаков ее операндов.

Целью изобретения является расширение функциональных возможностей за счет перемножения в дополнительных кодах.

Поставленная цель достигается тем, что в арифметическое устройство, содержащее матрицу.ячеек из N строк и 3 столбцов 1гдё М,л - разрядность операндов ), причем каждая ячейка содержит многовходовый сумма0 тор и первый и второй элементы И, при этом входы разрядов.первого

операнда устройства подключены к первым входам первых элементов И ячеек матрицы соответствующих столбцов, входы разрядов второго операнда устройства с первого по (D-1)-и подключены кпервым входам вторых элементов И ячеек матрицы сбответствующих столбцов, вход 3-го разряда второго операнда устройства подключен к первым входам вторых элементов И ячеек матрицы 3-го столбца с первой пo(N-l)-ю, входы разрядов третьего операнда устройства подключены ко вторым входам первых элементов И ячеек матрицы соответствующих строк, входы разрядов четвертого операнда устройства с первого по Ы-1)-й подключены ко вторым входам вторых элементов И ячеек матрицы. соответствующих строк, вход N-го разряда четвертого операнда устройства подключен ко вторым входам вторых элементов И ячеек матрицы Н-й строки с первой по(0-1)-ю, в каищой ячейке матрицы выходы первого и второго элементов И подключены соответственн к первому и второму входам многовходового сумматора,выходы суммы многовходового сумматора ячеек первого столбца матрицы с первой по N-ю соединены с выходами соответствующих разрядов результата, выход суммы многовходового сумматора р-й ячейки

строки матрицы (,...,); с(, 1, . . . , N-1 ) подключен к третьему входу многовходового сумматора {р-1)-й-ячейки(+1)-и строки матрицы, первый выход переноса многовходового сумматора в-й ячейки каждой строки матрицы (,..., J-2)подключен к четвертому входу многовходового сумматора (&+2)-й ячейки той же строки матрицы, первый выход переноса много входового сумматора(Э-1)-и ячейки

(-Я строки подключен к третьему входу многовходового сумматора Л-и ячейки (+1)-и строки матрицы, введен (N+l)-я строка ячеек матрицы, каждая из которых содержит многовходовой сумматор и два элемента И, выходы которых подключены к первому и второму входам многовходового сумматора соответственно, третьи входы многовходовых сумматоров ячеек(N+1) -и строки матрицы с первой по (3-1)-ю соединены с выходами суммы многовходовых сумматоров ячеек соответственно со второй по Л-ю N-й строки матри цы, в каждую ячейку матрицы введены третий, четвертый, и пятый элементы И и три элемента НЕ, причем в каждой ячейке матрицы вход первого элемента НЕ соединен с первым входом первого элемента И, вход второго элемента НЕ - со вторым входом первого элемента И, вход третьего элемента НЕ со вторым входом второго элемента И, выходы первого, второго и третьего элементов НЕ. - с первыми входами

третьего, четвертого и пятого элементов И соответственно, вторые входы третьего, четвертого и пятого элементов И соединены со входом второго элемента НЕ, входом первого элемента.НЕ и первым входом второго элемента И соответственно, выходы TpeTberoj четвертого и пятого элементов И подключены к пятому, шестому и седьмому входам многовходового сумматора, выходы суммы многовходовых сумматоров ячеек(N+1)-и строки матрицы с первого по 3-ю соединены с выходами разрядов результата устройства c(N.+ l)-ro по(М+а|-й, второй выход переноса многовходового сумматора j-й ячейки i-й строки матрицы (, . , . , Н; , . . . ,Э) соединен с восьмым входом многовходового cyNiMaTopa j-й ячейки (i +1) -и строки матрицы. Входы первого элемента И первой ячейки(N+1)-и строки матрицы подключены ко входу знакового разряда второго операнда устройства, входы второго элемента И первой ячейки(N41)-и строки матрицы - ко входу знакового разряда первого операнда устройства, четвертые входы многоВходовых сумматоров первой и второй ячеек N-и строки матрицы подключены к входам знаковых разрядов соответственно третьего и четвертого операндов устройства, четвертый вход многовходового сумматора второй ячейки {N-1)-и строки матрицы подключен ко входу знакового разряда третьего операнда устройства входы второго элемента И Э-й ячейки Н-й строки матрицы соединены с первым выходом переноса многовходового сумматора 3-й ячейки(N-2)-и строки матрицы, первый выход переноса многовходового сумматора С-и ячейки(N+11-и строки матрицы соедине со входами элемента И(С+2)-и ячейки той же строки матрицы, второй выход переноса многовходового сумматора каждой ячейки(N+1)-и строки матрицыс четвертым входом многовходового сумматора последующей ячейки той же строки матрицы, первый выход переноса многовходового сумматора Э-й ячейки первой строки матрицы подключен ко входам первого элемента И второй ячейки(N+11 -и строки матрицы первый выход переноса многовходовог сумматора Э-й ячейки (N-)-и строки матрицы - ко входам первого элемент И Л-й ячейки(N+1) -и строки матрицы, входы первого элемента И(3-1)-й ячейки(N+1)-и строки матрицы соединены со входами 3-го разряда второг операнда и N-ro разряда четвертого операнда устройства, третьи входы третьих элементов И D-й ячейки N-й строки и1Э-1)-й ячейки (N+1)-и строк матрицы соединены со входом изгнала логической единицы устройства,треть входы третьих элементов И остальных ячеек матрииы соединены со входом сигнала логического нуля устройства третьи входы четвертых и пятых элемен тов И ячеек Э-го столбца с первой по N-ю, ячеек N-и строки и(3-1)-й ячейки(N+1)-и строки матрицы подклю чены ко входу сигнала логической единицы устройства,третьи входы четвертых и пятых элементов И остальных ячеек матрицы подключены ко входу сигнала логического нуля устройства На фиг. 1 представлена структурная схема арифметического устройства на фи1. 2 - функциональная схема ячейки. Устройство содержит ячейки 1 (фиг. 1). Входы 2 и 3,4 и 5,6 и 7,8 и 9 являются входами разрядов соответственно первого, второго, третьего и четвертого операндов, из которых входы 2,4,6. и 8 - знаковые входы соответствующих операндов, вход 10 сигнала логического нуля, вход 11 сигнала логической единицы, выходы 12 и 13 разрядов результата (выход 12 знаковый). Каждая ячейка 1(фиг. 2)содержит многоЕходовой сумматор 14, элементы И 15 - 19, элементы НЕ 20 - 22, а также имеет входы 23 - 31 и. выходы 32 - 34. Дополнительные входы 3-разрядных операндов А и С поступают соотв тственно на входы 2 и 3, входы 4 и 5 Дополнительные коды N-разрядных операндов В и Д поступают соответст венно на входы 6 и 7, входы-8 и 9. Дополнительный код результата опера ции F АВ + СД, разрядностью J+N формируется на выходах 12 и 13. Общая расчетная формула, реализуемая в устройстве, имеет вид (Л &B-I-C &1))-2-+(в .+ D t ЪИЗИ ; )21,D,и)2 (и где F -(N+31- разрядный дополнктель ный код резу.льтата ЗН1 зн-зн1- ьн знаковые разряды кодо операндов; А,В,С и Д - коды операндов с поразрядной инверсией; &(| + , - знаки конъюнкции, сум и умножения. Для реализации формулы (1) в уст ройстве используется ячейка 1, зако функционирования которой описывается следующим выражением: (Р.2 VX V . .) .Sз2 ( где Р, , Р , Р,ф- значения первого и второго переносов, а также значения. суммы, формируемые на выходах 32,33 и 34; X;j - состояние соответствующего входа ячейки 1 с позиционным номером i-j фи г.2 ; , - весовые коэффи22, 2и 2 циенты при соответствующем входе или выходе. Пространственное распределение вычислительных функций между ячейками матрицы по реализации формулы 1 осуществляется фиксированной настройкой ячеек 1 по входам 30 и 31 (фиг. 2), Ячейки 1, на-входах 30 и 31 которых код 00, реализуют часть (АВ + СД)формулы (1), ячейки, на входах 30 и 31 которых код 10, позволяют учитывать в зависимости от подаваемых ИЛИ(АЗ S(&+Cj §(5)-г или (Bj, & A+Dji JxC) части формулы (1), ячейки, на.входах 30 и 31 которых код 11, необходимы для учета произведений знаковых. разрядо в формулы (II, т.е. выраженир;(Дз„&6з +Л2„ &8з) или(С,,„&Взн). Независимо от того, какие значения принимают переменные правой части выражения (2),их сумма не превышает величины двоичного кода 111. Учет членов ( и(,2 I - -ЗН -ЗМ/-формулы vl)осуществляется подачей знаковы-х операндов с Л- и N- разрядным сдвигом на соответствующие ячейним fn-RMroM ня Гоптпрггтпутшмир стирй - ки матрицы. Ячейки матрицы могут быть в интегральном исполнении, в корпусах с 14 выводами. Предлагаемое арифметическое устройство обладает более широкими функциональными возможностями, так как позволяет оперировать с числами в дополнительных кодах. Кроме того, из-за диагонального распространения переносов оно облгщает и большим быстродействием.