Устройство для контроля микропроцессорной системы Советский патент 1984 года по МПК G06F11/20 

Изобретение относится к системам железнодорожной автоматики, в частности к устройствам контроля шкроп цессорных систем (МПС) управления транспортными средствами. Известно устройство контроля . (МПС) управления, содержащее два кан.зла, в которых контролируемые па раметры логически связаны схемой са моконтроля. Вькоды каналов через усилители управляют контрольными контакторами, удерживая их во включениом положении до тех пор, пока не произойдет повреждение f 1 . Наиболее близким к изобретению по технической сущности является устройство для контроля системы автоматической локомотивной сигнализа ции, содержащее компараторно-селектор ньй блок,информационные входы которо соединены с шинами данных, а один и выходов - с входом синхронизации формирователя управляющих импульсов блок коммутации и блок прерывания программы 2. Однако известное устройство одинаково реагирует как на кратковременные сбои, так и на устойчивые отказы, отключая при этом систему о объекта управления или осуществляя рекомендацию системы. Это приводит снижению надежности системы. Цель изобретения - повышение надежности системы путем восстановления при одиночных сбоях. Поставленная цедь достигается тем, что в устройство для контроля МПС, содержащее блок сравнения, сос тоящий из трех компараторов и элемента ИЛИ, блок коммутации, формиро ватель импульсов, причем первые и вторые информационные входы компараторов блока сравнения попарно сое динены и подключены к первой, второ и третьей шинам контролируемых данных устройства соответственно, стро бирукяцие входы компараторов блока сравнения соединены с соответствующими выходами блока коммутации,, а выходы компараторов блока сравнения через элемент ИЛИ соединены с вхрдом формирователя импульсов, выход которого соединён со стробирующим входом блока коммутации и является выходом устройства, введен блок анализа отказов, который содержит первый, второйи третий D -триггеры запросов, первый, второй, третий и «етвертый элементы РШИ, первый и второй элементы И, счетный триггер, элемент НЕ, причем первые входы с первого по третий элементов ИЛИ соединены с выходами соответствующих компараторов блока сравнения, вторые входы с первого по третий злементов ИЛИ соединены с выходом первого элемента И, а выходы - со с-бросовыми входами соответствующихD-триггеров запросов, тактовые входы которых соединены с выходом формирователя импульсов, информационные , входы D-триггеров запросов соединены с шиной единичного потенциала, а выходы - с соответствующими входами четвертого элемента ИЛИ и с соответствующими информационными входами блока коммутации, выход четвертого элемента ИЛИ соединен со счетным счетного триггера и первым вхоом второго элемента И, второй вход которого соединен с выходом элемента НЕ и вторым входом первого элемента И, а вьпсод является выходом запроса на прерывание устройства, выход счетного триггера соединен с входом элемента НЕ, сбросовый вход счетного триггера и первый вход первого элемента И образуют соответственно .вход сигнала сброса и вход сигнала подтверждения сбоя устройства. На фиг. 1 приведена функциональн я схема устройства; на фиг. 2 алгоритм обработки отказов. Устройство содержит блок 1 сравнения, блок 2 коммутации, формирователь 3 импульсов, блок 4 анализа заявок, компараторы 5-7, элемент ИЛИ 8, элементы И 9-11, выход 12, В-триггеры 13-15 запросов, элементы ИЛИ 16-19, элемент И 20, счетный триггер 21, элемент НЕ 22, элемент И 23, выход 24 запроса на прерывание. В состав блока 1 входят три компаратора 5-7, выходы которых через элемент ИЛИ 8 соединены,с входом синхронизации формирователя 3 управля- ющих импульсов. В состав блока 2 ком мутации входят три элемента И 9-11 первые; входы которых объединены с входом блока анализа отказов и подключены к выходу формирователя 3 управляюпщх импульсов. В состав блока 4 анализа заявок ходят также три D-триггера 13-l5 запроса прерывания, счетные входы которых соединены с выходом, информационные входы через элементы ИЛИ 16-18с выходами компараторов 5-7 блока 1,. а выходы соответственно с вторыми входами элементов И 11-13 блока 4 и входами элемента ИЛИ 19. Выход элеме та ИЛИ 19 подключен к первому элемен ту И 20 и к счетному входу счетчика 21 сбоев,на информационный вход кото рого подается сигнал Сброс от микроЭВМ. Выход счетного триггера 21 через элемент НЕ 22 подключен к второму входу элемента И 20 и к первому входу элемента И 23, на другой вход которого от микроэвм подается сигнал Подтверждение прерывания, а выход подключен к объединенным вторы входам элементов ИЛИ 16-18. Устройство контроля работает следующим образом. Сигналы с шин данных от трех микроЭВМ системы поступают на компарато ры. 5-7, где попарно сравниваются. Дл фиксации состояния шин в определенный момент времени формирователь 3 управляющих импульсов вырабатывает стробирующий импульс опроса, подаваемый на компараторы 5-7 через элементы И 9-11 блока 2 и на счетные входы D -триггеров 13-15. Если нет ошибок в работе МПС, импульс опроса проходит через компараторы 5-7 и элемент ИЛИ 8 на вход синхронизации формирователя 3, а на выходах i)-триггеров 13-15 блока 4 отсутствует сигнал ЗаЬрос прерывания. В случае возникновения ошибки в одной из микроэвм импульс опроса отсутствует на выходе соответствующего компаратора, соответствующий В-триггер сформирует сигнал Запрос прерывания, который через элемент ИЖ 19 поступает на счетный вход триггера 21, в который записывается +1, и .через элемент И,на другой вход которого через элемент НЕ 22 поступает сигнал с выхода триггера в блок прерывания программы. МПС вос принимает это прерывание и переходит на подпрограмму обработки сбоев. Для обеспечения такой обработки вся программа микроЭВМ разбивается на отдельные участки. В канале каждого участка программы, формируется контрольная точка, которая представляет собой записанные в определенной зоне ОЗУ исходные данные и информацию о состоянии микроЭВМ на момент ее формирования. Как только поступает сигнал Запрос прерывания от устройства контроля МПС, все три микроэвм восстанавливают свое состояние, выдает сигнал Подтверждение прерывания и повторяет сбившийся участок программы. Если во время прохождения повторно сбившегося участка ошибка не обнаружена, то сбрасывается триггер 21 и устройство контроля переходит в первоначальное состояние. Если же ошибка обнаружена повторно, в триггер 21 записывается вторая 1 и выхода триггера 21 блокирует сброс состояния соответствующего )-триггера прерывания, который в свою очередь записывает соответствующие элементы И блока 2 коммутации. Если же после реконфигурации обнаруживается ошибка, на выходе компараторно-селекторного блока отсутствует сигнал, синхронизирующий работу формирователя управляющих импульсов, и происходит останов системы. Таким образом, предлагаемое устройство позволяет повысить точность контроля МПС за счет обработки сбоев. Реконфигурации системы в случае сбоев не происходит, следовательно не надо при каждом сбое проверять локализованную микроэвм, отыскивая неисправность, как в известном, тем более, что интенсивность сбоев, как указывалось, на 2-3 порядка выше, чем интенсивность устойчивых отказов.

|5;S

1

С

Иае/ало

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ, содержащее блок сравнения, состоящий из трех компараторов и элемента ИЛИ, блок коммутации, формирователь импульсов, причем первые и вторые информационные входы компараторов блока сравнения попарно соединены и подключены к первой, второй и третьей шинам контролируемых данных устройства соответственно, стробирующие входы компараторов блока сравнения соединены с соответствующими выходами блока коммутации, а выходы компараторов блока сравнения через элемент ИЛИ соединены с входом формирователя импульсов, выход которого соединен со йтробирующим входом блока коммутации и является выходом устройства, отличающееся тем, что, с целью повышения надежности системы путем восстановления , при одиночных сбоях, в него введен блок анализа отказов, который содержит первый, второй и третий D-триггеры запросов, первый, второй, третий и четвертый элементы ШШ, первый и второй элементы И, счетный триггер, элемент НЕ, причем первые входы с первого по третий элементов ИЛИ соединены с выходами соответствующих компараторов блока сравнения, вторые входы с первого по третий элементов ИЛИ соединены с выходом первого элемента И, а выходы - со сбросовыми входами соответствующих Б-триггеров запросов, тактовые вхоi ды которых соединены с выходом формирователя импульсов, информационные входыD-триггеров запросов соединены с шиной единичного потенциала, а выходы - с соответствующими входами }четвертого элемента ИЛИ и с соответствующими информационными входами блока коммутации, выход четвертого элемента ИЛИ соединен со счетным входом счетного триггера и первым входом второго элемента И, второй вход которого соединен с выходом элемента НЕ и вторым входом первого элемента И, а выход является выходом запроса на прерывание устройства, выход счетного триггера установлен с входом элемента НЕ, сбросовый вход счетного триггера и первый вход первого элемента И образуют соответственно вход сигнала сброса и вход сигнала подтверждения сбоя устройства.

ffo mpa 6Moi//Jjov/fv

S6// o/f effi/e yvacm/rof ffflozjoff it

c /en7v a

cv€ t/i//fa cSoe 1/СШ.., fTpt/zM/;e/j6/

Offc/iy vSa/fi/e / ep6/Sa M

/WT

G c/fy e/ ff//ye 77pepu/Safyi//f

Boccmaf oS e/fi/e

COC/77OJf t/Jf ff/i/7C

Socc777a//ff e/ ve