Устройство для решения линейных интегральных уравнений Вольтерры Советский патент 1984 года по МПК G06F17/13 

i Изобретение относится к автоматике и вычислительной технике и может быть использовано как специализированное вычислительное устройство в измерительно-управлянлцих системах для решения интегральных уравнений Вольтерры tXltl + .SJ.),; (1) Где x(t) - исходный сигнал; y(t). - регистрируемый сигнал k(t, s) - ядро, предстё вляющее собой весовую функцию преобразователя; t - время; HelcoTopoe реальное число. Для линейных стационарных преобра зователей ядро является разностным, т.е. k(i,s)« k{-t-s) и на практике часто экспоненциального вида Ki-., -|axp(-.iri). Известно цифровое устройство для решения интегральных уравнений, состояшее из интеграторов и следящих интеграторов, в котором реализован метод последовательных итераций lj . Недостатками этого устройства являются низкие быстродействие и точность вычислений, так как для образовайия каждого приращения функции необходимо большоеколичество тактов, поскольку обход области интегри рования происходит последовательно по переменной t, а затем по переменной S, при этом имеют место большие аппаратурные затраты, в частности на цифровые и следящие интеграторы. Наиболее близким к предлагаемому по технической сущности является уст ройство для решения интегральных уравнений Вольтерры, содержащее обра тимьй сумматор,-инвертор, нелинейный функциональный преобразователь, активное динамическое звено и источник воспроизведения функции y(t) отклика объекта. Выход нелинейного функхцюнального преобразователя подключен к входу активного динамического звена, выход активного динамического звена подключен к первому полюсу обратимого сумматора, к второму его. полюсу подключен источник воспроизведения функции отклика y(t), к третьему - вход нелинейного функциональ ного преобразователя и выход интегра 221 тора, а вход интегратора подключен к четвертому полюсу обратимого сумматора , решение интегрального уравнения (восстановленный сигнал) x(t) генерируется на третьем полюсе обратимого сумматора 2 . Недостатком известного устройства являются значительные аппаратурные затраты, в частности, на реализацию нелинейного функционального преобразователя и активного динамического звена. Цель изобретения - упрощение устройства. Поставленная цель достигается тем, что в устройство, содержащее входной и выходной регистры, блок синхронизации, введены также два регистра коэффициентов, регистр приращения, регистр промежуточной переменной, регистр экспоненты, четыре умножителя и два сумматора, причем выход первого регистра коэффициента соединен с первым информационным входом первого умножителя, второй информационный вход которого подключен к выходу первого сумматора, а выход - к информационному входу выходного регистра, первый вход первого сумматора соединен с выходом второго умножителя, а второй вход объединен с первым информационным входом третьего умножителя и подключен к выходу входного регистра, первый информационный вход второго умножителя соединен с выходом второго регистра коэффициента, второй информационный вход третьего умножителя подключен к выходу регистра приращения, первый информационный вход четвертого умножителя соединен с выходом регистра экспоненты, первый и второй входы второго сумматора соединены с выходами соответственно третьего и четвертого умножителей, а выход - с информационным входом регистра промежуточной переменной, выход которого подключен к вторым информационным входам второго и четвертого умножителей, первый выход блока синхронизации соединен с управляющими входами входного и выходного регистров, второй выход - с управляющими входами третьего и четвертого умножителей, третий выход - с управляющим входом регистра промежуточной переменной, четвертьй выход - с управляющим входом второго умножителя. Пятый выход с управляющим входом первого умножителя. 31 Работа устройства основывается на следующим математических соотношениях. Применим к выражению (1) преобразование Лапласа 7-Mp1V(p), откуда Тогда обратное преобразование Лапласа дает W-iH i l-p(-()-(2 При дискретизации переменной t с шагом it уравнение (2) можно записать в виде рекуррентных соотношений , . K(tO-ylt;Utult,.,Vexp(.tui.)). Данное соотношение описывает алго ритм функционирования устройства. На чертеже представлена структурная схема предлагаемого устройства. Устройство содержит первый регист Iкоэффициента, первый умножитель 2, выходной регистр 3, входной регистр 4, первый сумматор 5, второй регистр 6 коэффициента, второй умножитель 7, регистр 8 приращения, третий умножитель 9, второй cy Iмaтop 10, регистр IIпромежуточной переменной, регистр 12экспоненты, четвертый умножитель 13и входящие в блок синхронизации тактовый генератор 14, счетчик 15 им пульсов, дешифратор 16. Выходы 17-21 дешифратора соединены с управляющими входами соответствующих узлов устройства, при этом сумматоры 5 и 10 комбинационные, остальные узлы - типовые . Устройство работает следующим образом. Перед началом работы в регистр 1 заносится величина (1 ,ot) , в регистр 6 - величина (l/oif), в регистр 8 величина At ,в регистр 12 - величина exp(-(1 + 1/(t) (At/t)) , величины x(i(,), y(to) и Z (i(,) заносятся соответственно в регистры 3, 4 и 11. 2 Устройство начинает функционировать с момента подачи команды запуска на вход тактового генератора 14. Последовательность импульсов, вьфабатываемая этим генератором, посту- пает на вход счетчика 15 импульсов, который работает в режиме суммирования по модулю пять. Кодовая комбинация с выхода счетчика 15 анализируется дешифратором 16, который циклически вьщеляет каждый тактовый импульс на один из своих пяти выходов. Частота и скважно--То импульсов тактового генератора определяется длительностью вычислительных процессов, происходящих за один такт. Рассмотрим i -и цикл работы устройства . В первом такте во входном регистре 4 и выходном регистре 3 осуществляется операция приема кода. Сигнал управления поступает с выхода 17 дешифратора 16. По окончании первого такта на выходе входного регистра 4 устанавливается величина yCt), а на выходе выходного регистра 3 - величина x(t). Во втором такте по сигналу управления с выхода 18 дешифратора срабатывают третий 9 и четвертый 13 умножители, на их выходах устанавливаются Iвеличины соответственно y(t) u.t иг (.,-1) ехР (-(1 + (it/C). В третьем такте по сигналу управления с выхода 19 дешифратора осуществляется, операция приема кода в четвертом регистре 11, на его выходе, учитывая второй сумматор 10, устанавливается величина i (iibi|lt;)it.iti.,lexp(-(uy. в четвертом такте по сигналу управения с выхода 20 дешифратора срабаывает второй умножитель 7, на его ыходе устанавливается величина (1/«,) (t,). В пятом такте по сигалу управления с выхода 21 срабатыает первый умножитель 2, на его выоде, учитывая первый сумматор 5, станавливается величина U;)y(t.(t;, то соответствует вычислению выражеия (3) . Таким образом,наличие новых узов и конструктивных связей позволио существенно упростить конструкцию стройства для решения линейных инегральных уравнений Вольтерры.

дыжоЭ

УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ЖНЕЙНЫХ ИНТЕГРАЛЬНЫХ УРАВНЕНИЙ ВОЛЬТЕРРЫ, содержащее входной и выходной регистры, блок синхронизации, отличающееся тем, что, с целью упрощения конструкции устройства, оно содержит два регистра коэффициентов, регистр приращения, регистр промежуточной переменной, регистр экспоненты, умножителя и диа сумматора, причем выход первого регистра коэффициента соединен с первым информационным входом первого умножителя, второй информационный вход которого подключен к выходу первого сумматора, а выход - к информационному входу выходного регистра, первый вход первого сумматора соединен с выходом второго умножителя, а второй вход объединен с первым информационным входом третьего умножителя и подключен к выходу входного регистра, первый информационный вход, второго умножителя соединен с выходом второго регистра коэффициента, второй информационный вход третьего умножителя подключен к выходу регистра приращения, первый информационный вход четвертого умножителя соединен с выходом регистра экспоненты, первый и второй входы второго сумматора соединены с выходами соответственно третьего и четвертого умножителей, а выход - с информационным входом регистра промежуточной переменной, выход которого подключен к вторым информационным входам второго и четвертого умножителей, первый выход блока синхронизации соединен с , управл-яющими входами .входного и выходного регистров, второй выход ЕС 1 с управляющими входами третьего и четвертого умножителей, третий выМ (С ход - с управляющим входом регистра промежуточной переменной,четвертый N9 выход - с управляющим входом второг6 умножителя, пятый выход - с управляющим входом первого умножителя.