Микропрограммное устройство управления Советский патент 1985 года по МПК G06F9/22 

дешифратора полей микрокоманд, четвертьй выход которого соединен с вторым входом второго элемента ИЛИ блока формирования адреса микрокоманд, третий вход которого соединен с третьим входом первого элемента ИЛИ блока формирования адреса микрокоманд и с пятым выходом второго дешифратора полей микрокоманд, остальные выходы которого являются управЛЯЮЩИМ1 выходами первой группы устройства, вход синхронизации регистра адреса соединен с первьгм выходом блока синхронизации, второй и третий выходы которого соединены соответственно с входами синхронизации блока памяти микрокоманд и регистра микрокоманд, группа информационных входов которого соединена с группой вькодов блока памяти микрокоманд, первый и второй выходы поля микроопераций регистра микрокоманд соединены соответственно с первыми информационными входами первого и второго мультиплексоров разрядов микрокоманд, вторые информационные входа 1 которых соединены соответственно с выходами первого и второго исполнительных регистров, выходы первого и второго мультиплексоров разрядов микрокоманд соединены соответственно с входами первого и второго дешифраторов полей микрокоманд, группа выходов первого дешифратора полей микрокоманд является второй группой управлякйщх выходов устройств, о т л и чающееся тем, что, с целью повьппения быстродействия, оно дополнительно содержит элемент ИЛИ, два элемента , два мультиплексора полей микрокоманд и два элемента И, причем первый и второй входы элемента ИЛИ соединены соответственно с первым и вторым йыходамя первого дешифратора палей микрокоманд выход элемента ИЛИ соединен с входом синхронизации блока управлянядей памяти

и с первыми входами первого и второго элементов 2И-ИЛИ, вторые входы которых соединены с первым выходом блока синхронизации, третий вход первого элемента 2И-ИЛИ соединение управляющим входом первого мультиплексора полей микрокоманд и с первым выходом поля управления регистра микрокоманд, второй вькод поля управления которого соединен с третьим входом второго элемента 2И-ИЛИ и суправлякмШм входом второго мультиплексора полей микрокоманд, первые информационные входы первого и второго мультиплексоров полей микрокоманд соединены с вторым выходом блока управляющей памяти, второй информационный вход первого мультиплексора полей микрокоманд соединен с входом первого элемента И и с первым выходом поля микроопераций регистра микрокоманд, второй информационный вход второго мультиплексора полей микрокоманд соединен с входом второго элемента И и с вторым выходом поля микроопераций регистра микрокоманд, выходы первого и второго мультиплексоров полей микрокоманд соединены соответственно с информационными входами первого и второго исполнительных perHqrpoa, входы записи которых соединены соответственно с информационными входами первого и второго исполнительных регистров, входы записи которых соединены соответственно с выходами первого и второго элементов 2И-ИЛИ, выходы первого и второго элементов И соединены с управляющими входами соответственно первого и второго мультиплексоров разрядов микрокоманд, стробирующие входы первого и второго дешифраторов полей микрокоманд соединены соответственно с третьим и четвертым выходами поля управления регистра микрокоманд.

.МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее регистр команд, мультиплексор команд, блок управляющей цамяти, два исполнительных регистра, блок памяти микрокоманд, регистр микрокоманд, два мультиплексора разрядов микрокоманд, два дешифратора полей микрокоманд, блок синхронизации и блок формирования адреса микрокоманд, содержащий два мультиплексора, сумматор, регистр адреса и три элемента ИЛИ, причем информационный вход регистра команд является первым входом кода команды устройства, выход регистра команд соединен с первым информацион1ШМ входом мультиплексора команд, второй информационный вход которого является вторым входом кода команды устройства, первый и второй управ. лякхчие входы мультиплексора команд подключены соответственно к первому и второму входам первого дешифратора полей микрокоманд, выход мультиплексора команд соединен с адресным входом блока управляющей памяти, первый выход которого соединен с первым информационным входом первого мультиплексора, второй информационный вход которого соединен с первым информационным входом второго мультиплексора, с адресным входом блока памяти микрокоманд и с выходом регистра адреса, информационный вход которого соединен с выходом сумматора, первый и второй информационные входы которого соединены соответственно с выходами первого и второго .мультиплексоров, второй информационный вход последнего является входом кода логических условий устройства, первый и второй управляющие входы первого мультиплексора соединены соответственно с выходами первого и второго элементов ИЛИ блока формироСА 4 вания адреса микрокоманд, первый и второй управляющие входы второго ;о :о :л мультиплексора соединены соответственно с выходом третьего элемента ИЛИ блока формирования адреса микрокоманд и с первыми входами второго и третьего элементов ИЛИ блока формирования адреса микрокоманд и второго дешифратора полей микрокоманд, второй выход которого соединен с первым входом первого элемента ИЛИ блока формирования адреса микрокоманд, второй вход которого соединен с вторым входом третьего элемента ИЛИ блока формирования адреса микрокоманд и с третьим выходом второго

Изобретение относится к вычислительной технике и предназначено для построения микропрограммных устройств зтравления ЭВМ.

Известны микропрограммные устройства управления,содержащие регисткоманд, память микрокоманд, регистр микрокоманд,блок дешифрации и управления . Недостатком указанных устройств является необходимость наличия в блоке памяти микрокоманд ветвей мик рокоманд, различакяцихся некоторыми полями в цепочках однотипных микропрограмм. Этот недостаток устраняется в устройствах, -в которых поля микрокоманд могут изменяться. Известно устройство микропрограм много управления, содержащее кроме перечисленных блоков регистр модификации и регистр режима работы, в котором модификация регистра микро команд осуществляется содержимым предварительно установленнвто регис ра модификации под управлением регистра режима и Дешифратора модификации 3J . Недостатки этого устройства - из быточность- регистра микрокоманд, ни кое быстродействие и отсутствие воз можности произвольной модификации микрокоманды. Известно также микропрограммное ;устройство управления, содержащее два блока памяти микрокоманд, первы из которых хранит основную микропрограмму и .маску управления, а вто ,рой - специфичную управляющую инфор мацию причем микрокоманды основной микропрограммы модифицируются специфичной управлянщей информацией под управлением маски. К недостаткам этого устройства относятся большой объем памяти микрокоманд и отсутствие возможности произвольной модификации микрокоманд Наиболее близким по технической сущности к предлагаемому является микропрограммное устройство управления, содердащее регистр команд, мультиплексор команд, блок управляю щей памяти, два исполнительных регистра, блок пажити микрокоманд, регистр микрокоманд, два мультиплексора разрядов микрокоманд, два дешифратора полей микрокоманд, блок синхронизации и блок формирования адреса микрокоманд, содержащий два мультиплексора, сумматор, регистр адреса и три элемента ИЛИ, причем инфор мационный вход регистра команд является первым входом кода команды устройства,выход регистра команд соединен с первым информационным входом мультиплексора команд, второй информационньй вход которого является вторым входом кода команды устройства, первьй и второй управляющие входы мультиплексора команд подключены соответственно к первому и второму выходам первого де1Ш1фратора полей микрокоманд, выход мультиплексора команд соединен с .адресньм входом блока управляю1(ей памяти, первый выход которого соединен с первым информат1Ионным входом первого мультиплексора, второй информационный вход которого соединен с первым информационным входом второго мультиплексора, с адресным входом блока памяти микрокоманд и с выходом регистра адреса, информационный вход которого соединен с выходом сумматора, первый и второй информационные входы которого соединены соответственно с выходами первого и второго мультиплексора, второй информационный вход которого является входом кода логических условий устройства, первый и второй управляющие входы первого мультиплексора соединены соответственно с выходами первого .и второго элементов ИЛИ блока формирования адреса микрокоманд, первый и второй управляющие входы второго мультиплексора соединены соответственно с выходом третьего элемента ИЛИ блока формирования адреса микрокоманд и с первыми входами второго и третьего элементов ИДИ блока формирования адреса микрокоманд и второго дешифратора полей микрокоманд, второй выход .которого соединен с первым входом первого элемента ИЛИ блока формирования адреса микрокоманд, второй вход которого соединен с вторым входом третьего элемента ИЛИ блока формирования адреса микрокоманд и с третьим выходом второго дещифратора полей микрокоманд, четвертый выход которого соединен с вторым входом второго элемента ИЛИ блока формирования адреса микрокоманд, третий вход которого соединен с третьим входом первого элемента ИЛИ, блока формирования адреса ик- рокоманд и с пятым выходом второго дешифратора полей микрокоманд, остальные выходы которого являются управлякжщми выходами первой группы устройства, вход синхронизации регистра адреса соединен с первым выодом блока синхронизации, второй и третий выходы которого соединены сответственно с входами синхрониза- ции блока памяти микрокоманд и регистра микрокоманд, группа информационных входов которого соединена с группой выходов блока памяти микро комавд, первый и второй выходы поля микроопераций регистра микрокоманд соединены соответственно с первыми информационными входами первого и второго мультиплексоров разрядов мик рокоманд, вторые информационные входы которых соединены соответственно с выходами первого и второго исполнительных регистров, выходы первого и второго мультиплексоров разрядов микрокоманд соединены соответственно с входами первого и второго дешифраторов полей микрокоманд, группа выходов первого депшфратора полей микрокоманд является второй группой управляющих выходов устройства 5J . Недостаток указанного устройства - малое быстродействие, обусловленное избыточностью циклов обращения к памяти.микрокоманд в процессе функционирования. Целью изобретения является повышение быстродействия. Указанная цель достигается тем, что в микропрограммное устройство управления, содержащее регистр команд, мультиплексор команд, блок управляющей памяти, два исполнитель iftK регистра, блок памяти микрокоманд, регистр микрокоманд, два муль типлексора разрядов микрокоманд, два дешифратора полей микрокоманд, блок синхронизации и блок формирования адреса микрокоманд, содержащий два мультиплексора, сумматор, регистр адреса и три элемента ИЛИ, причем информационньй -вход регистра команд является первым входом кода команды устройства, выход регистра команд соединен с первым информацио ным входом мультиплексора команд, второй инф9Рмационный вход которого является вторым входом кода команды устройства, первый и второй управля щие входы мультиплексора команд под ключены соответственно к первому и второму входам первого дешифратор полей микрокоманд, вькод мультиплек сора команд соединен с адресным вхо дом блока управляющей йамяти, первый выход которого соединен с первы информационным входом первого мул типлексора, второй информационньй вход которого соединен с первым ин 1 5 формационным ВХОДОМ второго мультиплексора, с адресным входом блока памяти микрокоманд и с вькодом регистра адреса, информационный вход которого соединен с выходом сумматора, первый и второй информационные входы которого соединены соответственно с выходами первого и второго мультиплексоров, второй информационный вход последнего является входом кода логических условий устройства, первьй и второй управляющие входы первого мультиплексора соединены соответственно с выходами первого и второго элементов ИЛИ блока формирования адреса микрокоманд, первый и второй управляющие входы второго мультиплексора соединены соответственно с выходом третьего элемента ИЛИ блока формирования адреса микрокоманд и с первыми входами второго и третьего элементов ИЛИ блока формирования адреса микрокоманд и второго дешифратора полей микрокоманд, второй выход которого соединен с первым входом первого элемента ИЛИ блока формирования адреса микрокоманд, второй вход которого соединен с вторым входом третьего элемента ИЛИ блока формирования адреса микрокоманд и с третьим выходом второго дешифратора полей микрокоманд, четвертьй выход которого соединен с вторым входом второго элемента ИЛИ блока формирования адреса микрокоманд, .третий вход которого соединен с третьим входом первого элемента ИЛИ блока формирования адреса микро- . комаНд и с пятым выходом второго дешифратора полей микрокоманд, остальные выходы которого являются управляющими выходами первой группы устройства, вход синхронизации регистра адреса соединен с первым выходом блока синхронизации, второй и третий выходы которого соединены соответственно с входами синхронизации блока памяти микрокоманд и регистра микрокоманд, группа информационных входов которого соединена с группой выходов блока памяти микроко.манд, первьй и второй вькоды поля микроопераций регистра микрокоманд соединены соответственно с первыми информационными входами первого и второго мультиплексоров разрядов микрокоманд, вторые информационные входы которых соединены соответственно 7 с вькодами первого и второго исполнительньк регистров, выходы первого и второго мультиплексоров разрядов микрокоманд соединены соответственн с входами первого и второго дешифра торов полей микрокоманд, группа выходов первого дешифратора полей мик рокоманд является второй группой управляющих выходов устройства, вве дены элемент ИЛИ, два элемента 2ИИЛИ, два мультиплексора полей микро кома.нд и два элемента И, причем первьй и второй входы элемента ИЛИ соединены соответственно с первым и вторым выходами первого де11ифратора полей микрокоманд, выход элемента ИЛИ соединен с входом синхронизаци блока управляющей памяти и с первыми входами первого и второго элемен тов 2И-ИЛИ, вторые входы которых соединены с первым выходом блока синхронизации, третий вход первого элемента 2И-ИЛИ соединен с управляю щим входом первого мультиплексора полей микрокоманд и с первым выходо блока управления регистра микрокоманд, второй выход поля управления которого соединен с третьим входом второго элемента 2И-ИЛИ и с управляющим входом второго мультиплексора полей микрокоманд, первые информационные входы первого и второго мультиплексоров полей микрокоманд соединены с вторым выходом блока управляющей памяти, второй информационный вход первого мультиплексора полей микрокоманд соединен с входом первого элемента И и с первым выходом поля микроопераций регистра микрокоманд, второй информационный вход второго мультиплексора полей микрокЪманд соединен с входом второго элемента И и с вторым выходом поля микроопераций регистра микрокоманд, выходы первого и второго мультиплексоров полей ьоткрокоманд соединены соответственно с информационными входами первого и второго исполГо1тельнык регистров, входы записи которых соединены соответственно с информационными входами первого и второго исполнительных регистров, входы записи которьЕх соединены соответственно с выходами первого и второго элементов 2И-ИЛИ, выходы пер вого и второго элементов И соединены с управляющими входами соответственно первого и второго мультиплсксо358ров разрядов микрокоманд, стробирующие входы первого и второго дешифраторов полей микрокоманд соединены соответственно с третьим и четвертым выходами поля управления регистра микрокоманд. На фиг. 1 изображена схема предложенного устройства; на фиг. 2 схема блока формирования адреса микрокоманд; на фиг. 3 - временные диаграммы сигналов, формируемых блоком синхронизации; на фиг. 4 - формат микрокоманд; на фиг. 5 - формат информации на выходе блока управляющей памяти. Устройство содержит регистр 1 команд, первый вход 2 кода команды, мультиплексор 3 команд, второй вход 4 кода команд, элемент ИЛИ 5, первый дешифратор 6 полей микрокоманд, блок 7 управляющей памяти, первый элемент 2И-ИЛИ 8, второй элемент 2И-ЙПИ 9, блф 10 формирования адреса микроко-.. манд, первый 11 и второй 12 мультиплексоры полей микрокоманд, вход 13 кода логических условий, второй дешифратор 14 полей микрокоманд, первый выход 15 блока синхронизации, блок 16 синхронизации, блок 17 памяти микрокоманд, второй выход 18 блока синхронизации, регистр 19 микрокоманд, третий выход 20 блока синхронизации, первый 21 и второй 22 мультиплексоры разрядов микрокоманд, первый 23 и второй 24 элементы И, первый 25 и второй 26 исполнительные регистры. Блок 10 формирования адреса микрокоманд содержит первый 27 и второй 28 мультиплексоры, сумматор 29, регистр адреса 30, первый 31 и второй 32 управляющие входы первого мультиплексора, первый 33 и второй 34 управляюсще входы второго мульти- плексора, первый 35, второй 36 и третий 37 элементы ИЛИ, входы 38-42 блока. Формат микрокоманды содержит слёдую1 1ие Поля: поле 43 операционной части, поле 44 управления с инверсными выходами, поле управления 45 с прямыми выходами. Формат информации на выходе блока управляю«чей памяти содержит .следующие поля: поля 46 и 47 кодов модификации полей 43 микрокоманды, папе 48 кода адреса для блока формирования адреса микрокоманд. 91 Предлагаемое устройство работает следующим образом. Адрес микрокоманды, сформированный в блоке 10 формирования адреса 1«икрокоманд во время С1 (фиг. 3), поступает на вход блока 17 памяти микрокоманд, считьшается из него во время С2 и заносится на регистр 19 №1крокоманд во время СЗ. Каждое поле текущей микрокоманды осуществляет управление соответствуклцим уз лом ЭВМ в двух режимах - с модифика цией поля микрокоманды содержимым исполнительного регистра и без моди фикации, в соответствии с содержимы поля регистра микрокоманд. Режим работы, т.е. направление, с которого на дешифраторы 6 и 14 заносится код микрооперации, определяется самими полями микрокоманды при помощи блоков 23 и 24, мультиплексорами разрядов микрокоманд. При заполнении полей 43 и 44 микрокоманды кодом специальной микрооперации модификащ1и, выделенной во множестве кодов данного поля, элементы И 23 и 24 через мультиплексоры 21 и 22 разрядов микрокоманд подключают к входам дешифраторов 6 и 14 выходы соответствующего исполнительного регистра 25, 26. При заполнении полей 43 микрокоманды кодом любой другой микрооперации элементы 23 и 24 подключают через мультиплексоры 21 и 22 разрядов микрокоманд к входам дешифраторов 6 и 14 содержимое полей 43 регистра 19 микрокоманд. Единичные значения выходов по лей 45 разрешают работу дешифраторо 6 и 14. При данной технической реализации код модификации 11... 11 предпочтителен. В свою очередь, код модификации, хранящийся нд. «сполнительных регистрах 25 и 26, может формироваться из содержимого соответствующего поля управлякщей памяти 7 или из соответствующего поля регистра 19 микрокоманд. Управление занесением на исполнительные регист ры 25 и 26 осуществляется элементамя 2И-ШШ: единичные значения сигнала на выходе cxeiMbi ИЛИ 5 или инверсного сигнала с выходов.полей 44 разрешают прохождение.фазы С1 на управляняций вход исполнительных ре гистров 25 и 26. Первый режим реализуется следую щей последовательностью действий. 5 Управляющий разряд модифицируемого поля текущей микрокоманды должен быть равен единице. В поле 43 гдакрокоманды вьщелены две микрооперации, определяющие обращение к управляющей памяти 7 и работу мультиплексора 3 команды. Управление мультиплексором 3 команд и обращением к управляющей памяти 7 осуществляется первыми двумя выходами дешифратора 6 и происходит во время С 3. При единичном значении на первом выходе дершфратора 6 к входу управляющей памяти 7 подключается информация, поступающая на вход мультиплексора 3 команд из регистра 1 команд. При единичном значении на втором выходе дешифратора 6 к входу управлякидей памяти 7 подключается информация, поступающая на второй вход мультиплексора 3 с входа 4. Стробирование обращения к управляющей памяти 7 осуществляется единичным сигналом с выхода схемы ИЛИ 5, объединяющей сигналы управления мультиплексором команд 3 по ИЛИ. Единичное значение сигнала на выходе схемы ИЛИ 5 разрешает прохождение фазы С1 через элементы 8 и 9 на входы синхронизации исполни- . тельных регистров 25 w 26 и тем самым занесение поступившей на регистры 25 и 26 информации. Дальнейшее функционирование устройства происходит описанным способом. Второй режим формирует код модификаьщи из содержимого поля той микрокоманды, в которой это поле для управления узлами ЭВМ в данной микро команде не используется. В этом случае в микрокоманде код поля 44 состоит из единиц. Это разрешает подключение через мультиплексоры 11 и 12 полей микрокоманд к входам исполнительных регистров 25 и 26 данных из соответствующих полей 43 регистра микрокоманд 19. Данные, поступившие на входы мультиплексоров 11 и 12 полей микрокоманд из регистра 19 микрокоманд, согласно сигналу на управляющем входе подключаются к входу исполнительных регистров 25 и 26. Единичное значение полей 44 разрешает прохождение фазы С1 с элементов 8 и 9 на управляющие входы исполнительных регистров 25 и 26 и тем самым занесение данных из полей 43 регистра микрокоманд в испол-.

11 11

нительные регистры 25 и 26. Дальнейшее функционирование устройства просходит описанным выше способом.

Формирование адреса микрокоманд осуществляется следуияцим образом.

Блок 10 формирования адреса микрокоманд в соответствии с сигналами на его первых пяти управлякхцих вхоах, поступивших с дешифратора 14 во время СЗ, формирует адрес микрокоманды согласно одному из следующих способов: РА + 1, РА + KB + 1, (РА V lijy) + 1, ШУ + 1, (РА V КБ) + + ШУ 1у где РА.- содержимое регист ра адреса 30, KB -. код условий ветвлений на входе 13, IJY - код с выода блока управлякитдей памяти 7, который используется для формирования начального адреса микропрограммы отработки команд. При блокированном дешифраторе, т.е. отсутствии управляюЕ1Их сигналов, на регистре адреса 30 формируется адрес микрокоманды, равньй 1i Выход, подключенный к первому управляющему входу 31 мультиплексора 27, разрешает подклюение через него к первому входу сумматора 29 даннык с регистра адреса 30. Выход, подключенный к втоому управляющему входу 32 мультилексора 27, разрешает подключение через него к первому входу сумматора 29 данных с первого входа блока to форютрования адреса микрокоманд, т.е. данных с выхода блока управляющей памяти 7 о Выход, подключенный к первому управлякх ему входу 33 муль типлексора 28, разрешает подключение через него к второму входу сумма тори 29 данных с регистра адреса .

При появлении сигнала на выходе Дешифратора Н, подключенного к управлянлдему входу блока 10 формирования адреса микрокоманды и к входу 38 блока 10, вщ)абатьтается сигнал на выходе элемента ИЛИ 35.Он поступает

3512

на первый управляющий вход мультиплексора 27 и разрешает подключение к первому входу сумматора 29 данных, поступивших на первый вход мультиплексора 27 с выхода регистра адреса 30. На выходах 32-34 в это время сигналы отсутствуют, что и вызывает реализацию функции РА+ 1 на выходе сумматора 29 При появлении

сигнала на выходе дешифратора 14, подключенного к входу 39 блока 10, вырабатываются сигналы на выходах элементов i-LTIH 35 и 37, что вызывает реализацию функции РА + КБ + 1 на

выходе сумматора 29. При появленю сигнала на выходе дешифратора 14, подключенного к входу 40 блока 10, вырабатьтаются сигналы на выходах элементов ИЛИ 35 и 36, что вызывает

реализацию функции (РА V ШУ) + 1 на выходе сумматора 29. При появлении сигнала на выходе дешифратора 14, подключенного к входу 41 блока 10, вырабатывается сигнал на выходе

элемента ИЛИ 36, что вызывает реализацию функции 1У + 1 на выходе сумматора 29. При появлении сигнала на выходе дешифратора 14, подключенного к входу 42 блока 10, вырабатывается сигнал на выходах элементов . 36 и 37, а также на управлякщем входе 40 мультиплексора 28, что и вызывает реализацию функции (РА V КВ)+. + ШУ + 1 на выходе сумматора 29.

Данные С вьгхода сумматора 29 поступают на вход регистра адреса 30 под управлением синхросигнала С 1.

Таким образом, если в известнся«1 устройстве для перехода в режим занесения в дешифратор информации из исполнительного регистра, и для перехода в режим занесения в деш1фратор микрокоманды из регистра микрокоманд необходима дополнительная команда изменения состояния логиче.ской ячейки, то в предлагаемом устройстве переключение режима занесения управляющих кодов в дешифратор осущест- вляется специальным кодом модификации необходимого поля в текущей микрокоманде, что увеличивает быстродействие предложенного устройства по сравнению с устройством-прототипом.

U8.2