Преобразователь кода Грея в двоичный код Советский патент 1985 года по МПК G06F5/00 

Изобретение относится к вычислительной технике и может быть использовано в устройствах ввода и преобразования вычислительных, управляющих и измерительных систем. Известен преобразователь кода Грея в двоичный код, содержащий регистр, цепь сдвига и группу элементов ИЛИ CiO. Недостаток данного устройства состоит в относительно большом объеме аппаратуры, так как каждый разряд содержит m floR i) , где i - номер разряда, { 1 - ближайшее большее целое, цепей сдвига. Наиболее близким по технической сущности к предлагаемо 1у является преобразователь, содержащий группу элементов неравнозначности, первые входы которых соединены с входами преобразователя С.. Недостатком известного преобразователя является относительно низкое быстродейст.вие, вызванное последовательным соединением разрядов. Цель изобретения - повьшение быс родействия преобразователя. Поставленная цель достигается тем, что в преобразователь кода Грея в двоичньй код, содержащий первую группу из п/2 элементов неравнознач ности, где п - разрядность входного кода, первые входы которых соединены с входами нечетных разрядов преобразователя, второй вход первого элемента неравнозначности первой группы соединен с входом старшего разряда преобразователя, введены вторая и третья группы из п/2 элементов не.равнозначности, выходы которых являются выходами преобразователя, пер вые входы элементов неравнозначности второй группы соединены с входами четных разрядов преобразователя и вторыми входами соответствующих элементов неравнозначности первой группы, выходы которых соединены с первыми входами соответствующих эле ментов неравнозначности третьей груп пы, выход 1-го ( п/2) элемента неравнозначности третьей группы соединен с вторыми входами (i + 1)-х элементов неравнозначности второй и третьей групп, вторые входы первых элементов неравнозначности второй и третьей групп соединены с входом логического О преобразователя. На чертеже приведена функциональная схема преобразователя. Преобразователь содержит элементы 1-3 неравнозначности соответственно первой, второй и третьей групп. Выходы элементов неравнозначности третьей и второй групп являются i- и {i + 1)-м выходами 4 и 5 преобразователя, первые и вторые входы элементов 1 неравнозначности первой группы соединены соответственно с (1+1)и i-M входами 6 и 7 преобразователя. Преобразователь работает следующим образом. Рассмотрим работу на примере восьмиразрядного устройства для преобразования кода Грея в двоичный код. На вторые входы элементов 2 и 3 неравнозначности 8- и 7-го разрядов (старших разрядов) второй и третьей групп подается код О. В -результате на восьмом 5 и седьмом 4 выходах устройства получается Y 8 а I Y, Xg0X,. С выхода Y7 4 подается сигнал на вторые входы элементов 2 и 3 неравнозначности шестого и пятого разрядов. Получаем Yfc X, 0Х,; YS Y,. X, @ Xj Xg 0 X, 0 Х,0 Xj YS Y|t x,0 Xj Xg® X Xj. Аналогично получаем Y Xj 0X, 0X,0X5 Y, Xg 0 X, 0 Хб 0 Xj © X4 0 Хз-, Y, Xg ±) X , 0 X 0 Xy 0 X 0 Хз® . . Y, Xg ® X, 0 X ® Xj 0 X 0 Хз0 GX ex. В случае, когда устройство состоит из нечетного числа разрядов, в старших двух разрядах на вторые входы всех трех элементов неравнозначности необходимо подать .код 0. Таким образом, за один такт реализуется алгоритм ускоренного преобразования кода Грея в двоичный код. Длительность такта равна (п/2 + Df, где п - разрядность устройства, V время задержки сигнала элементом неравнозначности. Таким образом, предлагаемьй преобразователь обеспечивает двукратное увеличение быстродействия, обладает

3ПЗЫАА4

регулярной структурой, что позполя- неравнозначности групп старшего разет облегчить его реализацию в интег- ряда, введе1жые в целях получения ральной технологии. При необходимое- полностью регулярной структуры, моти экономии оборудования элементы гут быть удалены.

ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД, содержащий первую группу из п/2 элементов неравнозначности, где п - разрядность входного кода, первые входы которых соединены с входами нечетных р азрядов лреобразователя, второй вход перво о элемента неравнозначности первой ,группы соединен с входом старшего разряда преобразователя, отличающийся тем, что, с целью повьшення быстродействия, в него введены вторая и третья группы из п/2 элементов неравнозначности, выходы которых являются выходами преобразователя, первые входы элементов неравнозначности второй 1 руппы соединены с входами четных разрядов преобразователя и вторыми входами соответствующих элементов неравно- значности первой груцпы, выходы которых соединены с первыми входами соответствующих элементов неравнозначности третьей группы, выход 1-го ( п/2) элемента неравнозначности .третьей группы соединен с вторыми входами (i 1)-х элемен(Л тов неравнозначности второй и третьей групп, вторые входы первых элементов неравнозначности второй и третьей групп соединены с входом § ;логического О преобразователя.