Преобразователь кода Грея в двоичный код Советский патент 1984 года по МПК G06F5/02 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах ввода и вывода и преобразования вычислительных, управляющих и измерительных систем для преобразования как кода Грея в двоичный код, так и для преобразования двоичного кода в код Грея. Известен преобразователь кода Гр в двоичный код, содержащий распределитель, выходной регистр, элемент задержки, счетный триггер, элементы И, элементы ИЛИ 1, Недостатки известного преобразов теля состоят в низком быстродействи что обусловлено последовательной об работкой разрядов входного кода, и невозможность обратного преобразова ния. Наиболее близким к предлагаембму по технической сущности и построению является преобразователь кода Грея в двоичный код, содержащи элементы И-НЕ, элементы ИЛИ-НЕ, три геры, входы которых соединены с информационными входами преобразователя, а выходы являются выходами пр образователя, вход синхронизации ко торого соединен с синхровходами триггеров 2. .Недостатки известного преобразов теля состоят в относительно, низком быстродействии и невозможности обратного преобразования. Целью изобретения является повышение бЕлстродёйствия и расширение функциональных возможностей путем обеспечения обратного преобразования . Поставленная цель достигается тем, что в преобразователь кода Грея в двоичный код, содержащий триггеры, установочные входы которы являются информационными входами преобразователя,.вход синхронизации которого соединен с синхровходами триггеров, выходы которых являются выходами преобразователя, дополнительно введены (п-1) группа элементов и, где п - число разрядов входного кода, группа элементов ИЛИ, четыре элемента И, два элемента ИЛИ и элемент НЕ, вход которого соединен с выходом первого элемента ИЛИ группы и с первыми входами первого и второго элементов И, выходы элементов И i-й группы i l-lri-l)} соединены с входами i-ro элемента ИЛИ группы, выход которого соединен с управляюйщй входом (i+ll -го триггера, прямой выход которого сое динен с первым входом первого элемента И i-й группы, второй вход которого соединен с инверсным выходом J-ro триг-, гера, прямой выход которого кроме п-го, соединен с первым входом второго элемента И i-й группы, второй вход которого соединен с инверсным выходом (1+1)-го триггера, третьи входы первого и второго элементов И j-й группы (n-l}il соединены с первым управляющим входом преобразователя, второй управляющий вход которого соединен с первыми входами третьего и четвертого элементов И j-й группы, вторые входы которых соединены соответственно с прямым и инверсным выходами (J+l)-ro триггера, третьи входы третьего и четвертого элементов И (п-1)-й группы соединены соответственно с выходами первого и второго элементов ИЛИ, третьи входы третьего и четвертого элементов И (п-2)-й группы соединены соответственно с выходом первого элемента ИЛИ группы и выходом элемента НЕ, прямой выход (п-1)-го триггера - с первьтет входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с выходом элемента НЕ и выходом первого элемента ИЛИ группы, вторые входы первого -и второго элементов И соединены с инверсным выходом (п-2)-го триггера, выходы первого и третьего элементов И - свходами первого элемента ИЛИ, выходы второго и четвертого элементов И - с входами второго элемента ИЛИ, прямой выход первого триггера - с управляющим входом первого триггера. На чертеже приведена блок-схема предлагаемого преобразователя. Преобразователь содержит триггеры 1-4, элемент НЕ 5, группу элементов ИЛИ 6, первый и второй элементы ИЛИ 7 и 8, группы элементов И 9, информационные входы 10 преобразователя, вход 11 синхронизации преобразователя, первый и второй управляющие входы 12 и 13 преобразова-. теля, элементы И 14-17. Преобразователь имеет два режима работы: режим преобразования кода Грея в двоичный код; режим преобразования двоичного кода в код Грея. Режим работы определяется управляющим сигналом на входах 12 и 13. В режиме преобразования кода Грея в двоичный код триггерам 1-4 присваивается значение кода Грея, поступающее на информационные входы 10. Сигнал, поступающий на управляющий вход 12, разрешает преобразование кода Грея в двоичный код. Элементы И 9 первой группы совместно с первым элементом ИЛИ 6 группы реализуют функцию У i Х ., XjV vx -Xjr Элемент HE реализует функцию 1 J -1 на выходе элемента ИЛИ 7 реализует функция y,yj- Ха Уг Х, (Х. ,э V (X XjV X, . Х2 I Xg,Ha выходе элемента ИЛИ 8 реализуется функ ция У4 ЧХзУУгХз (Xi X2V Х Xj )CXjV(x Х V -Х Xj Х, на выходе второго элемента ИЛИ б группы реализуется функция Уд У Х (при преобразовании кода Грая )v у Х (при преобразовании кода Грея ), на выходе третьего элемента ИЛИ б группы реализуется функция У(,УЗ Х (при преобразовании кода Грея) vy х (при преобразовании кода Грея ). Пример 1, Пусть триггерам 1-4 присвоено значение 1011 (код Грея). Тогда , У 0 УЭ 0, Уф 1, У5 0, Уб 1. На Д-входе первого триггера 1 п сутствует 1, на Д-входе второго триггера 2 - 1, на Д-входе треть его триггера 3 - О, на Д-входе ч вертого триггера 4 - 1. С приходом синхроимпульса триггерам 1-4 присвоено значение 1101 (двоичный код ), т.е. осуществлено преобразование кода Грея (1011 в двоичный код (1101) . В режиме преобразования двоичного кода в код Грея триггерам 1-4 присваивается значение двс ичного кода, поступающее на информационные входы 10. Сигнал,- поступающий на уп управляющий вход 13, разрешает преобразование двоичного кода в код Грея. При этом У Х на выходе второго элементаИЛИ группы формируется функция У- X.jX, v X, Х хХз.f 3 Z При преобразовании двоичного кода третий элемент ИЛИ 9 группы реализует функцию X, v Х, Х,. , Пример 2, Пусть триггерам 1-4 присвоено значение 1010 (двоичный код). Тогда У-,.11 . На Д-входе первого триггера 1 присутствует 1, на Д-входе второго триггера 2 - 1, на Д-входе третьего триггера 3 - 1, на Двходе четвертого триггера 4 - . С приходом синхроимпульса триггерам 1-4 присвоено значение 1111 (код Грея), т.е. осуществлено преобразование двоичного кода (1010) в код Грея (1111). Время занесения числа, поступившего по шинам 4 равно Тзс(н 4Г, время срабатываний каждого триггера равно- Т с 6f, а задержка каждого элементарного логического элемента Тд т . Время преобразования определяется временем задержки прохождения сигнала по самой длинной цепи, тогда быстродействие известного преобразователя определяется значением т Тзд„+ TC + 2Т (И + НЕ + И + ИЛИ + + НЕ + И + НЕ ) 24-, а быстродействие предлагаемого преобразователя определяется значением + или + Тзс(« + Те 17Т ИЛИ + и И по формуле oQ равно 28%. Таким образом, предлагаемое изобретение позволяет повысить быстро- . действие кода Грея в двоичный код на 28%, а также расширяет; | функциональные возможности за счет введения режима преобразования двоичного кода в код Грея.

ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД, содержащий триггеры, установочные входы которых являются информационными входами преобразователя, вход синхронизации которого соединен с синхровходами триггеров, выходы которых являются выходами преобразователя, отличающийс я тем, что, с целью повышения быстродействия и расширения функциональных возможностей путем обеспечения обратного преобразования, в него введены (п-1) группа элементов И, где п - число разрядов входного кода, группа элементов ИЛИ, четыре элемента И, два элемента ИЛИ и элемент НЕ, вход которого соединен с выходом первого элемента ИЛИ группы и с первыми входами первого и второго элементов И, выходы элементов И ,1-й группы fi 1-(п-1) соединены с входами i-ro элемента ИЛИ группы, выход которого соединен с управляющим входом (i+l)-ro триггера, прямой выход которого соединен с первым входом первого элемента И i-й группы, второй вход которого соединен с инверсным выходом i-ro триггера, прямой выход которого, кроме п-го; соединен с первым входом второго элемента И i-й группы, второй вход которого соединен с инверсным выходом (i+l)-ro триггера, третьи входы первого и второго элементов И J-й группы t,.3 соединены с первыг. управляющим входом преобразователя, второй управляющий вход которого соединен с первыми входами третьего и четвертого элементов И j-й группы, вторые входы которых соединены соответственно с прягФпи и инверсным выходами (J+l)-ro триггера, третьи входы третьего и четвертого элементов И (п-1)-и группы соединены I соответственно с выходами первого (Л и второго элементов ИЛИ, третьи выходы третьего и четвертого элементов И (п-2)-й группы соединены соответственно с выходом первого элемента ИЛИ группы и выходом элемента НЕ, прямой выход (п-1)-го триггера - с первыми входами третьего и четвертого элементов И, вторые -входы которых соединены соответственно с выоо ходом элемента НЕ и выходом первого элемента ИЛИ группы, вторые входы Ni первого и второго элементов И сое динены с инверсным выходом (п-2)-го триггера, выходы первого и третьего 00 00 элементов И - с входами первого элемента ИЛИ, выходы второго и четвертого элементов И -,с входами второго элемента ИЛИ, прямой выход первого триггера - с управляющигл входом первого триггера.