Устройство для вычисления @ Советский патент 1985 года по МПК G06F7/556 

входом второго элемента задержки, разрядные выходы вычитающего счетчика подключены к входам дешифратора нуля, выход которого соединен с входом третьего элемента задержки и через элемент НЕ - с вторым входом трехвходового элемента И, выход трет его элемента задержки подключен к входам сброса первого и второго R5 -триггеров, выход первого элемента И соединен через четвертый элемент задержки с входом установки вто рого R5-триггера, инверсный выход ко торого подключен к второму входу третьего элемента И, при этом выход четвертого элемента И блока управления соединен с входами сдвига вправо первого, второго и третьего регистров сдвига, выход первого элемента 1 7 задержки блока управления подключен к входам синхронизации первого и второго сумматоров-вычитателей, выход второго элемента задержки блока управления соединен с входом синхронизации накапливающего сумматора, выход второго элемента И блока управления подключен к входу сдвига влево первого регистра сдвига и к входу вычитания накапливающего сумматора, выход третьего элемента И блока управления соединен с управляющими входами элементов И группы, выход старшего разряда первого регистра сдвига подключен к вхбду установки первого R5 -триггера блока управления, выход равенства блока сравнения соединен с третьим входом трехвходового элемента И блока управления.

УСТРОЙСТВ) ДЛЯ ВЫЧИСЛЕНИЯ logjZ, содержащее первый, второй и третий регистры сдвига и блок управления, состоящий из генератора импульсов, вычитающего счетчика, первого и второго R5-триггеров, первого, второго и третьего элементов И, отличающееся тем, что, с целью повьшения точности вычисления, в него введены первыр и второй сумматоры-вычитатели, блок сравнения, первый и второй,шифраторы, накапливающий сумматор, группа элементов И и элемент НЕ, в блок управления введены дешифратор нуля, трехвходовый элемент И, четвертый элемент И, элемент НЕ, первый, второй, третий и четвертый элементы задержки, причем информационный выход первого регистра сдвига соединен с первым информационным входом первого сумматоравычитателя, второй, информационный вход которого объединен с первым информационным входом второго регистра сдвига и подключен к входу единичного потенциала устройства, информационные выходы первого регистра сдвига соединены поразрядно с информацион1|ы4и входами элементов И группы, выходы которых подключены к первому информационному входу второго сумматора-вычитателя, выход которого соединен с первым информационным входом блока сравнения, второй информационный вход которого подключен к выходу первого cj-мматора-вычитателя, выход неравенства блока сравнения соединен с управляющими входами первого и второго сумматоров-вычитателей, через элемент НЕ - с разрешающим входом первого шифратора и с разрешающим входом второго шифратора, информационный выход третьего регистра сдвига подключен к информационным входам первого и второго шифраторов, выходы которых соединены с информа(Л ционным входом накапливающего сумматора, выход которого подключен к выходу устройства, информационный второго регистра сдвига соединен с вторым информационным входом второго сумматора-вычитателя, информационный вход первого регистра сдвига подключен к входу аргумента устел ройства, причем в блоке управления Од выход генератора импульсов соединен о а с nepBbw входом трехвходового элемента И, выход которого подключен к -ч1 первым входам первого и второго элементов И группы,второй вход второго элемента И соединен с инверсным выходом первого RS-триггера, прямой выход которого подключен к второму входу первого элемента И, выход которого соединен с первыми входами третьего и четвертого элементов И и информационным входом вычитающего счетчика, прямой выход второго R5-триггера подключен к второму входу четнертого элемента И, выход которого через первый элемент задержки соединен с

1

Изобретение относится к вычислительной, технике и предназначено дпя вьпшсления логарифма по основанию два от чисел, представленных параллельным двоичным кодом, и может быть использовано, например, в специапьных технологических электронных расчетных машинах, предназначенных для оптимизации и выбора режимов ре.зания металлорежущих станков.

Известно устройство для вычисления логарифмических функций, содержа щее генератор, делитель аргумента, счетчик аргумента, счетчик результата, степенной делитель, умножитель, регистр сдвига, группу элементов И, триггер и элемент ИЛИ СОНедостатки устройства - невысока точность вычисления и недостаточно высокое быстродействие.

Наиболее.близким техническим решением к изобретению является устройство для логарифмирования двоичных чисел, содержащее блок управления с генератором тактовых импульсо первьй, второй и третий регистры, четыре счетчика, управляемый делитель, реверсивный счетчик, три элемента И, элемент 2И-2ИЛИ, ключ, три триггера и два одновибратора 2.

Данное устройство характеризуется невысокой точностью работы, таккак погрешность вычисления около одного процента. .

Цель изобретенн я - повышение точности вычисления.

Поставленная цель достигается тем, что в устройство для вычисления logjZ, содержащее первый, второй, третий регистры сдвига и блок управ- ления, состоящий из генератора импульсов, вычитающего счетчика, первого и второго RS-триггеров, первого, второго и третьего элементов И, введены первый и второй сумматорывычитатели, блок сравнения, первый и второй щифраторы, накапливающий сумматор, группа элементов И и элемент НЕ, при этом в блок управления введены дешифратор нyляj трехвхоДовой элемент .И, четвертый элемент И, элемент НЕ, первый, второй, третий и четвертый- элементы задержки, причем информационный выход первого регистра сдвига соединен с первым информационньм входом первого суммато ра-вычитателя, второй информационный вход которого объединен с первым информационным входом второго регистра сдвига и подключен к входу единичного потенциала, устройства, информационные выходы первого регистра сдвига соединены поразрядно с информационными входами элементов И группы. выходы которых подключены к первому информационному входу второго сумматора-вычитателя, выход которого соединен с первым информационным входом блока сравнения,- второй информационный вход которого подключен к выходу первого сумматора-вычитателя, выход неравенства блока сравнения соединен с управляютцими входами первого и второго сумматоров-вычитателей,через элемент НЕ - с разрешающим входом первого шифратора и с разрешающим входом второго шифратора, информа)ционный выход третьего регистра сдвига подключен к информационным входам t5

первого и второго шифраторов, выходы которых соединены с информационным входом накапливающего сумматора, выход которого подключен к выходу устройства, информационный выход вто роро регистра сдвига соединен с вторым информационным входом второго сумматора-вычитателя, информагщонньш вход первого регистра сдвига подключен к входу аргумента устройства, причем в блоке управления выход гене ратора импульбоБ соединен с первым входрм трехвходового элемента И, выход которого подключен к первым входам первого и второго элементов И группы, второй вход второго элемента И соединен с инверсным вьпсодом пе вого RS -триггера, прямой выход кото рого подключен к второму входу перво го элемента И, выход которого соединен с первыми входами третьего и чет вертого элементов И и информационным входом вычитающего счетчика, прямой выход второго R5-триггера подключен к второму входу четвертого элемента И, выход которого через первьш элемент задержки соединен с входом второго элемента задержки, разрядные выходы вычитающего счетчика подключены к входам дешифратора нуля, выход которого соединен с входом третьего элемента задержки и, через элемент НЕ - с вторым входом трехвходового элемента И, выход третьего элемента задержки подключен к вхо

дам сброса первого и второго ЯЗ-триг-О сдвига. геров, выход первого элемента И соединен через четвертьй элемент задержки с входом установки второго RS -триг гера, инверсный выход которого подключен к второму входу третьего эле- 55 мента И, при этом выход четвертого элемента И блока управления соединен с входами сдвига вправо первого, вто11

ра сдвига подключен к входу установки первого RS -триггера блока управления, выход равенства блока сравнения соединен с третьим входом трех- 7 .4 рого и третьего регистров сдвига, выход первого элемента задержки блока управления подключен к входам синхронизации первого и второго сумматоров-вычитателей, выход второго элемента задержки блока управления соединей с входом синхронизации накапливающего сумматора, выход второго элемента И блока управления подключен к входу сдвига влево первого регистра сдвига и к входу вычитания накапливающего сумматора, выход третьего элемента И блока управления соединен с управляющими входами элементов И группы, вы- старшего разряда первого региствходового элемента И блока управлеНа фиг. 1 представлена блок-схема устройства для вычисления на фиг. 2-5 - функциональт 1е схемы первого и второго шифраторов, блока управления и блока сравнения соответственно. Предложенное устройство содержит первый и второй сумматоры-вычитатели 1 и 2, первый, второй и третий регистры 3, 4 и 5 сдвига, блок 6 управления, блок 7 сравнения, элемент НЕ 8, накапливающий сумматор 9, первый и второй шифраторы 10 и 11 и группу 12 элементов И. Причем первый 13 выход блока 6 управления связан с входами сдвига вправо первого, второго и третьего регистров сдвига 3, 4 и 5. Второй 14 выход блока 6 управления соединен с входами синхронизации первого и второго сумматороввычитателей 1 и 2. Третий 15 выход блока 6 управления подключен к входу синхронизации накапливающего сумматора 9. Первый 16 и второй 17 входы блока 6 управления соединены соответственно с вторым 18 выходом блока 7 сравнения и с выходом 19 старшего разряда первого регистра 3 Первый выход 20 блока 7 сравне ния связан с управляющими входами 21 режима работы первого и второго сумматоров-вычитателей 1 и 2, С входом элемента НЕ 8 и управляющим входом 22 второго шифратора 1Т. Четвертый выход 23 блока 6 управления связан с входом 24 сдвига влево первого регистра 3 сдши-.ч ii ход(м 23 вычитателя единицы яакаплцпающего сум матора 9. Выход элемента НЕ 8 соединен с управллюи(им входом 26 первого шифратора 10. Выходы обоих шифраторов объединены логически (монтажное ИЛИ) поразрядно и поданы на вход накапливающего сумматора 9, работающего в дополнительном коде. Синхронизация его работы осуществляется благодаря связи третьего в.1хода 15 блока 6 управления с входом 27 синхронизации накапливающего сумматора 9. Входом аргумента устройства является вход 28 первого регистра 3 сдвига, куда заносится целое двоичное число ,Z. Кроме того, информационные входы 29 и 30 блока 7 сравнения связаны с выходами второго 2 и первого 1 сумматоров-вычитателей соответственно. Выходы 31 и 32 первого и второго регистров 3 и 4 сдвига связаны с информационными входами 33 и 34 од поименных сумматоров-вычитателей 1 и .2. Дополнительно выход 35 первого регистра 3 сдвига соединен с входом 36 занесения второго 2 сумматора-вычитателя через группу 12 элементов И вход управления которой связан с пятым выходом 37 блока 6 управления; Первый 10 (фиг. 2) и второй 11 (фиг. 3) шифраторы содержат по одно му элементу И 38 и элементу ИЛИ 39 на каждый разряд, за исключением старших разрядов, соответствующих целым частям логарифма. В первом и втором шифраторах 10 и 11 выход эле мента схемы ИЛИ 39 каждого разряда связан с одним из входом элемента И 38 этого же разряда. Другие входы этих элементов И 38 объединены между собой и связаны с управляющими входами 26 и 22 шифраторов соответс венно. Далее выходы всех разрядов первого шифратора 10 кода, кроме целых, связаны с соседним через оди более старшим разрядом, а точнее с одним из входов трехвходовой элемен та ИЛИ 39, его другие же два входы связаны с разрядным входом шифратор 10 и с выходом более младшего через два разряда этого же шифратора соот ветственно. Во втором шифраторе 11 входы каждого разряда, кроме целых, связаны, не только с входом элемента ИЛИ 39 данного разряда, но и соседнего, более младшего разряда. Разрядные выходы целой части логарифма второго шифратора 11 соединены с земляной шиной, имеющей нулевой потенциБлок 6 управления (фиг. 4) содержит генератор 40 импульсов, трехвходовой элемент И 41, первый, второй, третий и четвертый элементы И 38, элемент НЕ 8, первый и второй R5-триггеры 42, вычитающий счетчик 43 с дешифратором 44 нуля, первый, второй, третий и четвертый элементы 45 задержки. Блок 7 сравнения (фиг. 5) содержит на каждьй разряд первьй и второй трехвходовой элемент И 46 с двумя запрещакицими входами, трехвходовой элемент ИЛИ 47, выход которого поступает на вход элемента И.ТТИ 47, но соседнего более младшего разряда, а входысвязаны с выходами обоих элементов И 46. Первый и второй выходы 20 и 18 блока 7 сравнения соединены между собой монтажным ИЛИ. Число разрядов регистров сдвига должно быть больше восьми и равно предельной разрядности h входного числа Z , разрядность сумматороввычитателей - п+1. Число разрядов накапливающего сумматора 9 должно быть равно или больше n+Clog2 1iht включaя log2nj,лi разрядов для целой ча:сти результата. Величина задержки элементов 45 задержки больше длительности импульса, но меньше полупериода Следования импульсов от генератора 40 импульсов. К работе устройства для вычисления logjZ имеют отношение следующие итерационные алгоритм и математические соотношения: + 1 приХ, ,-Yj.i0 q. sign(X. -Y- ) -1 hxbXj..,-Y.,0, стоп, если у. Y Xj-1 - Yj, Xj- . ., (n-1) - номер где j 1,2, ... итерации; ,n - число разрядов аргумента X и у (предельное); , Y,y.

После выполнения итерации получается число q,,,q,, q

в минус-двоичной системе, раннпе (х-у)/(х+у). При -1() оно прv V

мерно равно ( - -D/Cy; +1)

logjZ n - К + log, (7/2),

где n - разрядность устройства;

К - наибольшее целое число, такое, как

Z .

Заметим, что v 2/2, т.е. нормированная мантисса числа Z( ) лежит в диапазоне 0,.

И, наконец, log 7 is-3(v-1)/(v+1) при 0,.

Если в итерационном алгоритме положить X равным Z, а -1,то можно будет вычислять величину

я- logj {Z/2 ) , входящую увеличенной

в 3 раза, в качестве третьего слагаемого величины logjZ.

Работает устройство для вычисления двоичного логарифма следующим образом.

В исходном состоянии, перед началом очередного вычисления , во второй регистр 4 сдвига и в первьш сумматор-вычитатель 1 заносится число, состоящее из единиц во всех разрядах. В третий регистр 5 сдвига, выполняющий роль программатора, заносится единица в самый старший разряд. Кроме того, в целую часть накапливающего сумматора 9 и в вычитающий счетчик 43 блока 6 управления должна быть занесена константа n (число разрядов), например девять. Первый и второй триггеры 42 блока 6 управления должны быть сброшены в О.

Число 2 поступает через вход 28 на первый регистр 3 сдвига. Под управлением блока 6, когда генератор 40 импульсов посылает тактовые импульсы сдвига через трехвходовый элемент И 41 и второй элемент И 38, через выход 3 на вход сдвига 24 влево, производится сдвиг содержимого регистра 3 сдвига влево до тех пор, пока в старшем разряде (выходе 19) не появится единица, которая поступает через вход 17 на вход S первого счетчика 42 и устанавливает его в 1 Сигнал с инверсного выхода триггера

42 закрывает второй элемент И 38, прекращая постуш ение импульсор сдвига на вход 24 первого регистра 3 сдвига. При каждом сдвиге BJTCBO на один разряд содержимого первого регистра 3 с выхода 23 посылается сигнал еще 1. о вычитании 1 из содержимого накапливающего сумматора 9 по входу 25. Это вычитание выполняется

столько раз, сколько нулей было в старшей части первого регистра 3. После всех сдвигов содержимое накапливающего сумматора 9 будет равно ().

Сигналом к началу основных вычислений, т.е. вычисления логарифма нормализованной мантиссы числа Z , служит переброс первого триггера 42 п состояние 1 после появления единицы в старшем разряде регистра 3

сдвига.После этого первый же импульс,. поступивший от генератора 40 импульсов через открытые первый и третий элементы И 38, поступит на выход 37,

а оттуда - на вход управления групп 12 элементов И и занесет содержимое первого регистра 3 сдвига во второй сумматор-вычитатель 2 через группу 12 злементов И. Этот же импульс в

блоке 6 управления, пройдя через

четвертый элемент задержки 45, поступит на вход 5 второго триггера 42, устанавливая его до кон.ца вычисле- НИИ в состояние 1. Тем самым закрывается третий и открывается четвертьп элементы И 38 схемы.

Теперь второй и последующие тактовые импульсы, поступающие от геноратора 40 импульсов, направляются на первый 13, а через цепочку, составленную из первого и второго элементов 45 задержки - на второй 14 и третий 15 выходы блока 6 управления. Они и создают в каждом такте последовательные во времени действия: выход 13 - сдвиг содержлмых всех трех регистров сдвига вправо на один разряд; выход 14 - суммирование или вычитание содержимого сумматоров-вычитателей и содержимых одноименных .регистров сдвига.

В зависимости от знака разности новых содержимых обоих сумматороввычитателей 1 и 2, поступаю1цих на

входы 30 и 29 блока 7 сравнения, на его первом выходе 20 появится сигнал 1 или О, которьй переключит один сумматор-вычитатель в режим сложения. 9 а другой - в режим вычитания, и наоборот для следующей итерации; выход 15 производит подсуммирование к содержимому накапливающего сумматора 9 константы с приходом син хросигнала на вход 27. Для этого используются первый 10 и второй 11 гаиф раторы, управляемые сигналом с первого выхода 20 («Vj-i) блока 7 сравнения, поступающим через элемент НЕ 8 для первого 10 и напрямую для второго 11 шифраторов. Процесс сравнения в блоке 7 сравнения. Сравнение начинается со старшего разряда и проводится в каждом разряде с помощью элемента И 46 и элементов ИЛИ 47. Причем, если в каком-то разряде первое число больше второго то сравнение в остальных, более млад ших разрядах, не производится, а сигнал об этом передается на первый выход 20, а если равны, то сигнал в виде напряжения низкого уровня подается через второй выход 18 на вход 16 блока 6 управления. Этот сигнал, запирая элемент И 41, прекращает работу генератора 40 импульсов досрочно.. В общем случае количество итера ций определяется вычитающим счетчиком 43 и дешифратором. 44 нуля, на выходе которого после (п-1)-ной ите рации возникает сигнал о конце вычислений, который через элемент НЕ 8 отключает с помощью элемента И 41 генератор 40 импульсов, а с участием третьего элемента 45 задержки сбрасывает триггеры 42 в исходное, нулевое состояние. Формирование констант в каждом такте происходит под управлением со держимого третьего регистра 5 сдвиг Там содержится число с одной едини6710цей, при сдвиге заданнцей позицию единиц в констант.ах. Первый шифратор 10 формирует константу -3-2 с помощью двухвходовых элементов И 38 и трехвходовых элементов ИЛИ 39. Второй шифратор 11 с помощью двухвходовых элементов И 38 и элементов ИЛИ 39 формирует константу +3-2. Появление единицы в каком-то одном разряде, задаваемом третьим регистром 5 сдвига, вызывает автоматическое повторение единиц на выходах всех более старших разрядов, кроме соседнего, для первого шифратора 10. Это вызвано необходимостью представления отрицательных констант в дополнительном коде. Для второго шифратора 11 появление единицы в каком-то одном разряде на входе от третьего регистра 5 сдвига, приводит за счет связей входов элементов ИЛИ 39 к появлению в двух подряд стоящих разрядах высокого уровня напряжения на выходе второго шифратора 11. Разрядные выходы, соответствующие целой части констант, формируются равными либо нулю, либо единице в зависимости от знака константы, реализуемой шифратором. После выполнения (п-1) итераций, (иногда и раньше), начальное содержимое накапливающего сумматора 9, равное п-к, изменится, т.к. уменьшится на 3(v-1)/(v+1) и станет равным logjZ. Применение изобретения обеспечивает возможность более точного вычисления двоичного логарифма, причем абсолютные и относительные погрешности снижаются в 3,8-5,0 раза по сравнению с прототипом, и составляют величины 0,015 и 0,19% соответственно.

.

vl/

Фт.

I