Микропрограммное устройство управления Советский патент 1985 года по МПК G06F9/22 G06F11/00 

микрооперации конца обмена блока формирования управляющих воздействий соединен с первым входом четвертого элемента И-НЕ и выходом конца обмена устройства, второй выход блок синхронизации соединен с первым входом синхронизации блока выработки управляющих воздействий, признак конца команды которого соединен с первым входом первого элемента И и вторым входом второго элемента И, выход микрооперации включения триггера запрета блока выработки управляющих воздействий соединен с вторым входом первого элемента И-НЕ, выход которого соединен с инверсным входом установки в 1 триггера запрета, выход микрооперации конца команды блока выработки управляющих воздействий соединен с вторым входом второго элемента И-НЕ и входом первого элемента НЕ, выход которого соединен с входом вьщачи фиксированного адреса блока прерьшания, выход второго элемента И-НЕ соединен с инверснь м входом установки в О тригг ра запрета, выход микрооперации блокировки цродвижения счетчика команд блока выработки управляющих воздействий соединен с первым входом элемента ИЛИ-НЕ, выход которого соедине с первым входом пятого элемента И, выход микрооперации конца работы блока выработки управляющих воздействий соединен с вторым входом останова блока синхронизации, третий вьпсод которого соединен.с первым входом синхронизации блока прерывания и первым входом шестого элемента И, вьтход которого соединен с входом записи блока оперативной памяти, выход микроопераций записи информации в регистр прерываний и регистр маски блока выработки управляющих воздействий соединен с входом разрешения записи информации блока прерываний, выход микрооперации записи в регистр вьщачи информации блока выработки управляющих воздействий соединен с вторым входом третьего элемента И,

выход микрооперации разрешения выпачи информации на шину- ввода-вывода устройства блока выработки управляющих воздействий соединен с управляющим входом второго шинного формирователя, выход регистра вьща-. чи информации соединен с информационным входом второго шинного формирователя, выход которого соединен с

BTopbiM информационным входом муль типлексора и с шиной ввода-вывода устройства, шина ввода; устройства соединена с третьим информационным входом мультиплексора, выход которого соединен с информационным входом первого шинного формирователя, выход микрооперации счета счетчика адреса блока выработки управляющих воздействий соединен с первым входом седьмого элемента И, выход которого соединен со счетным входом счетчика адреса,выход микрооперации записи в счетчик адреса блока выработки управляющих воздействий соединен с первым входом восьмого элемента И, вы- ход которого соединен с входом синхронизации счетчика адреса, четверты выход блока синхронизации соединен с вторым входом синхронизации блока выработки управляю1цих воздействий, с первым входом четвертого элемента И, вторыми входами пятого, седьмого и восьмого элементов И, с вторьм входо синхронизации блока прерываний, входом синхронизации регистра управления и вторьм входом четвертого элемета И-НЕ, выход которого соединен с иверсным входо,м установки в О триггера разрешения, прямой выход которого соединен с выходом разрешения обмена устройства, выход первого разряда регистра управления соединен с входом .признака подачи фиксированного адреса блока прерывания, . вторым входом элемента ИЛИ-НЕ, входом выдачи фиксированного адреса бло ка коммутаторов фиксированных адресов и входом втор.ого элемента НЕ, выход которого соединен с входом выдачи адреса блока коммутаторов адресов, выход второго разряда регистра управления соединен с управляющим входом блока коммутаторов фиксированных адресов и вторым входом третьего элемента И-НЕ, выход которого соединен с инверсньм входом установки в 1 триггера разрешения, выход наличия прерывания блока прерывания соединен с вторым входом первого элемента И, выход микрооперации счета счетчика команд блока выработки управляющих воздействий соединен с третьим входом пятого элемента И и управляющим входом блока коммутаторов адресов, вход кода признака направления обмена устройства соединен с первым информационньм входом блока коммутаторов фиксированных адресов, выход кода фиксированных адресов блока прерывания соединен со старшими разрядами второго информационного входа блока коммутаторов фиксированных адресов, вьпкод микрооперации записи в счетчик команд блока выработки управляющих воздействий соединен с вторым входом четвертого элемента И, выходы микроопераций обращения к блоку постоянной памяти и блоку оперативной памяти блока выработки управляющих воздействий соединены соответственно с входом обращения постоянного запоминающего устройства и входом обращения оперативного запоминающего устройства, выход П1 1знака записи в оперативное запоминающее устройство выхода внутренних мшсроопераций блока выработки управляющих воздействий соединен с вторым входом шестого элемента И, и входом записи информации вблоке оперативной.памяти блока прерываний, выход маскирующих разрдов которого соединен с входом старших разрядов информационного входа блока буферной памяти, выход микрооперации доступа к шине блока выработки управляющих воздействий соедин с управляющим входом первого шинного формирователя, вход требований прерываний и обменов устройства соедине с входом требований прерываний блока прерьтаний и третьим входом второго элемента И, вькод микрооперации управления мультиплексором блока выработки управляющих воздействий соединен с управляющим входом мультиплесора, выход микрооперации записи информавд1и в регистр блока буферной памяти блока выработки управляющих воздействий соединен с управляющим входом блока буферной памяти, выход блока коммутаторов адресов и выход блока коммутаторов фиксированных соединены через щину адреса с входом блока постоянной памяти устройства, адресным входе блока оперативной памяти, входами младших разрядов информационного входа блока буферной памяти и группой адресных входов блокапрерь1вания, вькод, блока постоянной памяти, вход-выход блока оперативной памяти, выход первого шинного формирователя, вход-выход данных устройства соединены через шину данных с информационным входом счетчика команд, информационным входом счетчика адреса, входом

кода прерываний и входом кода маски блока прерываний, входом кода операции и входом типа абонента блока выработки управляющих воздействий и информационным входом регистра вьщачи информации.

2.Устройство по п. 1, отличающееся тем, что блок выработки управляющих воздействий содержит блок памяти микрокоманд, регистр адреса, регистр микроопераций, коммутатор адреса, мультиплексор логических условий, первый и второй коммутаторы микроопераций обращения, элемент И-НЕ, причем вход кода операции блока выработки управляющих воздействий соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока памяти микрокоманд, вькод признака разрешения фиксированного адреса которого соединен с выходом микрооперации разрешения фиксированного адреса блока выработки . управляющих воздействий, выход призна ка конца обмена блока памяти микро- , команд соединен с первым информацион ным входом регистра микроопераций, первый выходкоторого соединен с выходом микрооперации конца обмена блока выработки управляющих воздействий, выход признака включения триггера запрета блока памяти микрокоманд соединен с вторым информационным входом регистра микроопераций, второй выход которого соединен с выходом микрооперации включения триггера запрета блока вьфаботки управляющих воздействий, выход признака конца команды блока памяти микрокоманд соединен с третьим информационным входом регистра микроопераций и выходом признака конца команды блока выработки управляющих воздействий, третий выход регистра микроопераций соединен с выходом микрооперации конца команды блока выраотки управляющих воздействий и управляющим входом коммутатора адреа, выход признака блокировки продвиения счетчика команд блока памяти икрокоманд соединен с четвертым нформационным входом регистра микропераций, четвертый выход которого оединен с выходом микрооперации локировки продвижения счетчика оманд блока выработки управляющих воздействий, выход микроопераций блока памяти микрокоманд соединен с двумя группами пятого информационного входа регистра микроопераций, первая группа вьтходов которого соединена с выходом внешних микроопераций блока выработки управляющих воздействий, вход логических условий которого соединен с первым информационным входом мультиплексора логических условий, выход кода логических условий блока.памяти микрокоманд соединен с управляющим входом мультиплексора логических ус ловий, вход кода типа абонента блока выработки управляющих воздействий соединен с вторым информацион ным входом мультиплексора логических условий, выход модифицированного разряда адреса которого соединен с входом модифицированного разряда адреса второго информационного вход коммутатора адреса, выход модифицир мого разряда адреса блока памяти ми крокоманд соединен с третьим информ ционным входом мультиплексора логических условий, выход немодифицируемых разрядов адреса блока памят микрокоманд соединен с входом немод фицируемых разрядов адреса второго информационного входа коммутатора адреса, первый вход синхронизации блока выработки управляющих воздействий соединен с входом синхронизации регистра адреса, первый и второй управляющие разряды входа логических условий блока выработки управляющих воздействий соединены с первым и вторым управляющими вхо11дами первого коммутатора микрорпераций обращения, третий и четвертый управляющие разряды входа логических условий блока выработки управляющих воздействий соединены соответственно с первым и вторым управляющими входами второго коммутатора микроопераций обращения, пятый управляющий разряд входа логических условий блока выработки управляющих воздействий соединен с первым входом элемента.И-НЕ, второй вход синхронизации блока выработки управляющих воздействий соединен с входом синхронизации регистра микроопераций и вторым входом .элемента И-НЕ, выход микрооперации первого обращения второй группы выходов регистра микроопераций соединен с первым информационным входом первого коммутатора микроопераций обращения и вторым информационным входом второго коммутатора микроопераций обращения, выход микрооперации второгообращения второй группы выходов регистра микроопераций соединен с вторым информационным входом первого коммутатора микроопераций обращения и первым информационным входом второго коммутатора микроопераций обращения, выход микрооперации конца работы второй группы выходов регистра микроопераций соединен с третьим входом элемента И-НЕ, вторая группа выходов регистра микроопераций, выходы первого и второго коммутаторов микроопераций обращения и выход .элемента И-НЕ образуют выход микроопераций блока выработки управляющих воздействий.

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок постоян.ной памяти, блок оперативной памяти, блок выработки управляниях воздействий, блок синхронизации, счетчик команд, блок прерываний, блок буферной памяти блок коммутаторов адресов, блок коммутаторов фиксированных адресов, регистр управления, триггер запрета, регистр вьщачи информации, мультиплексор, восемь элементов И, v элемент ИЛИ, причем вход пуска устрой ства соединен с входом запуска блока синхронизации, вход логических условий устройства соединен с входом логических условий блока выработки управлякяцих воздействий, выход внешних микроопераций которого соединен с выходом внешних микроопераций устройства, выход первого элемента И соединен с перйым входом элемента ИЖ, выход которого соединен с первым информационным входом регистра управления, вьрсод второго элемента И соединен с вторым входом элемента ШШ и вторым информационным входом регистра управления, инверсный выход триггера запрета соединен с первым входом второго элемента И, выход третьего элемента И соединен с входом синхронизации регистра вьщачи информации, выход четвертого элемента И соединен с входом синхронизации счетчика команд, выход пятого элемента И соединен с счетным входом счетчика команд, отличающееся тем, что, с целью увеличения быстродействия, в устройство введены счетчик адреса блока оперативной памяти, первый t и второй шинные формирователи, четыре элемента И-НЕ, триггер разрешения, первый и второй элементы НЕ, элемент ИЛИ-НЕ, причем первый выход блока синхронизации соединен с первыми входами первого и второго элесл ментов И-НЕ, первым входом третьего О5 элемента И-НЕ, первым входом о третьего элемента И и входом синхро ч| .низации блока буферной памяти, 00 выход которого соединен с первьп « информационным входо; мультидпексо- ра, выход счетчика команд соединен с первым информационным входом блока коммутаторов адресов, выход счетчика адреса блока оперативной памяти соединен с вторым информационным входом блока коммутаторов адресов, выход микрооперации разрешения фиксированного адреса блока формирования управляющих воздействий соединен с третьим входом элемента ИЛИ, выход

1

Изобретение относится к автоматике и вычислительной технике и может найти применение при построении самопроверяемых вычислительных и управляющих устройств и систем повышенной производительности.

Цель изобретения - увеличение быстродействия устройства путем реализации быстрых прерываний хода основной программы для двунаправленного обмена данными без обращения

к подпрограммам обслуживания таких прерываний.

На фиг. 1 представлен функциональная схема предлагаемого микропрограммного устройства управления; на фиг. 2 - то же,, блока выработки управляющих воздействий; на фиг. 3 то же, блока прерываний; на фиг. 4 то же, блока временного/хранения; на фиг. 5 - то же, блока синхронизации-, на фиг. 6 - то же, блока коммутаторов адресов;, на фиг.. 7 - то же, блока коммутаторов фиксированных адресов; на фиг. 8 - то же элемента И-ИЛИ.

Микропрограммное устройство управления (фиг. 1) содержит блок 1 постоянной памяти, блок 2 оперативной памяти, блок 3 выработки управляющих воздействий (БВУВ), блок 4 прерывания, блок 5 буферной памяти, блок 6 синхронизации, счетчик 7 команд, счетчик 8 адреса оперативной памяти, регистр 9 выдачи информации, регистр 10 управления, блок 11 коммутаторов адресов, блок 12 коммутаторов фиксированных адресов, мультиплексор 13, триггер 14 запрета, триггер 15 разревиения, четвертый 16, пятый 17, восьмой 18, седьмой 19, шестой 20, третий 21, первый 22 и второй 23 эл менты И, первый 24, второй 25, четвертый 26, третий 27 элементы И-НЕ, первый 28 и второй 29 шинные формирователи, элемент ИЛИ 30, элемент . ШТИ-НЕ 31, первый 32 и второй 33элементы НЕ, шину 34 адреса, шину 3 данных., На фиг. 1 обозначены также: шина 36 ввода устройства, вход 37 логических условий устройства, вход 38 пуска устройства, вход 39 кода признака направления обмена ycTpoftC ва, вход 40 требований прерываний н обменов, шина 41 ввода-вывода устро ства, шина 42 ввода-вывода данмьгх, в.ыход 43 внешних микроопераций, вьгх 44 разрешения обмена, выход 45 конца обмена, вьвсод 46 микрооперации р решения фиксированного адреса блока выработки управляющих воздействий, выход 47 признака конца команды блока 3, выход 48 микрооперации вклю чения триггера запрета блока 3, вьгхо 49 микрооперации конец команды блока 3, выход 50 микрооперации блокировки продвижения содержимого счетчика 7 команд блока 3, выход 51 внут ренних микроопераций блока 3, содержащий выход 51,1 микроопераций конца работы, четырехразрядный выход 51.2 микроопераций записи информации в регистр прерываний и регистр маски, выход 51,3 микрооперации записи информации в регистр 9; выдачи информации, выход 51,4 микрооперации разрешеиия выдачи информации на шину 41 ввода-вывода, выход 51,5 микрооперации счета счетчика В, выход 51.6 микрооперации записи в счетчик 8, выход 51,7 микрооперации продвижения содержимого счетчика 7 команд, выход 51.8 микрооперации блокировки продвижения содержимого счетчика 7 команд, выход 51.9 микрооперации записи в счетчик 7 команд, выход 51.10 микрооперации обращения к блоку 1, выход 51.11 микрооперации обращения к блоку 2, выход 51,12 признака записи в оперативное запоминающее устройство, выход 51.13 микрооперации доступа к шине 35 данных, выход 51.14 двухразрядной микрооперации управления мультиплексором i 13, выход 51.15 микрооперации записи информации в регистр блока временного хранения, выход 52 кода фиксированных адресов блока 4 прёрываний, группа 53 адресных входов, выход 54 маскирующих разрядов блока 4 прерываний;выход 55 наличия прерьгеания блока 4 прерывания, выход 56 блока 5, первый 57, второй 58, третий 59и четвертый 60 выходы блока 6 синхронизации, выход 61 счетчика 7 команд, выход 62 счетчика 8 адреса блока 2, вькод 63 первого разряда регистра 10 управления, выход 64 второго разряда регистра 10 управления, выход 65 шестого элемента И 20, выход 66 второго шинного формирователя 29, вьгход 67 первого элемент. НЕ 32, выход 68 второго элемента НЕ 33, выход 69 шины 34 адреса младших разрядов информационного входа блока 5, вход 70 старших разрядов информационного входа блока 5, информационный вход 71 регистра 9 выдачи информации, вход 72 Типа абонента блока 3, вход 73 кода операции блока 3,.вход . 74 кода блока 4 прерываний, вход 75 . кода маски блока 4 прерываний, информационный вход 76 счетчика 8, информационный вход 77 счетчика 7 команд, вход 78 требований обменов. Вход 38 пуска устройства соединен с первым входом блока 6 синхронизации,. Вход 37 логических условий устройства соединен с входом логических усовий блока 3, иыход внешних микропераций которого соединен с выходом 3 внешних микроопераций устройства. ыход первого элемента К 22 соединен первым входом элемента ЩШ 30, выод которого соединен с первым инормационным входом регистра 10 правления. Выход второго элемента

И 23 соединен с вторым входом элемента ИЛИ 30 и вторым информационным входом регистра 10 управления. Инверсный выход триггера 1А запрета соединен с первым входом второго элемента И 23. Выход третьего элемента И 21 соединен с входом синхронизащш регистра 9 выдачи информации, выход четвертого элемента И 16 соединен с входом синхронизации счетчика 7 команд. Выход пятого элемента И 17 соединен со счетным входом счетчика 7 команд. Первый выход 57 блока 6 синхронизации соединен с первыми входами первого 24 . и второго 25 элементов И-НЕ, перBbtM входом третьего элемента И-НЕ 27 первым входом третьего элемента И 21 и входом синхронизации блока 5. Выход блока 5 соединен с первым информационным входом мультиплексора 13, выход которого соединен с информационным входом первого 28 шинного формирователя. Выход счетчика 7 команд соединен с первым информационным входом блока 11 коммутации адресов. Выход счетчика 8 соединен с вторым информационным входом блока 11 коммутаторов адресов. Вы- , ход 46 микрооперации разрешения Фиксированного адреса блока 3 соединен с третьим входом элемента ИЛИ. Выход микрооперации конца обмена блока 3 соединен с первым входом четвертого элемента И-НЕ 26 и выходом 45 конца обмена устройства. Второй выход -i8. блока 6 синхронизации соедине с первым входом 58 синхронизации блока 3. Выход 47 признака конца команды блока 3 соединен с первым входом первого элемента И 22 и вторым входом второго элемента И 23. Выход 48 микрооперации включения триггера запрета блока 3 соединен с вторым входом первого элемента 24, выход которого соединен с инверсным входом установки в единицу триггера 14 запрета. Выход 49 микрооперации Конец команды блока 3 соединен с вторым входом второго элемента И-НЕ 25 и входом первого элемента НЕ 32. Выход первого элемента НЕ 32 соединен с входом вьщачи фиксированного адреса блока 4 прерывания. Выход второго элемента И-НЕ 25 соединен с инверсным входом установки в нуль триггера 14 запрета Выход 50 микрооперации блокировки

продвижения счетчика команд блока 3 соединен с первым входом элемента ИЛИ-Н1-, 31, выход которого соединен с первым входом пятого гэлемента И 17. Выход 51.1 микрооперации Конец работы выхода 51 внутренних микроопераций блока 3 соединен с вторым входом блока 6 синхронизации. Третий выход 59 блока 6 синхронизации соединен с первым входом синхронизации блока 4 преры ания и первым входом шестого элемента И 20. Выход которого соединен с входом записи блока 2. Выход 51.2 микроопераций записи информации в регистр прерываний и регистр маски выхода 51 внутренних микроопераций блока 3 соединен с входом разрешения записи информации блока 4 прерываний. Выход 51.3 микрооперации зациси информации в регистр выдачи информации выхода 51 внутренних микроопераций блока 3 соединен с вторым входом третьего элемента И 21, Выход 51.4 микрооперации разрешения выдачи информации на шину ввода-вывода устройства выхода 51 внутренних микроопераций блока 3 соединен с управляющим входом второго шинного формирователя 29. Выход регистра 9 выдачи информации соединен с информационным входом второго шинного формирователя 29, выход которого соединен с вторым информационным входом мультиплексора 13 и с шиной 41 ввода-выводй устройства. Шина ввода 36 устройства соединена с третьим информационным входом мультиплексора 13, выход которого соединен с информационньпч входом первого шинного формирователя 28. Выход 51.5 микрооперации счета счетчика В адреса оперативного запоминающего устройства выхода 51 внутренних микроопераций блока 3 соединен с первым входом седьмого элемента И 19, выход которого соединен со счетным входом счетчика 8 адреса оперативного запоминающего устройства. Выход 51.6 микрооперации записи в счетчик 8 выхода 51 внутренних микроопераций блока 3 соединен с первым входом восьмого элемента И 18, выход которого соединен с входом синхронизации счетчика 8. Четвертьй выход 60 блока 6 синхронизации соединен с вторым входом 60 синхронизации блока 3,

5 с первым входом четвертого элемента И 16, вторыми входами пятого 17, седьмого 19 и восьмого 18 элементов и, с вторым входом синхронизации блока Л прерываний, входом синхрон зации регистра 10 управления и вто рым входом четвертого элемента И-НЕ 26. Выход четвертого элемента И-НЕ 26 соединен с инверсным входом уста новки в нуль триггера 15 разрешения, прямой выход которого соединем с вьпсодом 44 разрешения обмена устройства. Выход 63 первого разряд регистра управления соединен с входом признака подачи фиксированного (адреса блока 4 прерывания, вторым входом элемента ИЛИ-НЕ 31, входом выдачи фиксированного адреса блока коммутаторов фиксированных адресов и входом второго элемента НЕ 33. . Выход 68 второго элемента НЕ 33 соединен с входом выдачи адреса.бло ка 1 1 коммутаторов адресов. Выход 64 второго разряда регистра 10 упра ления соединен с управлякяцим входом блока 12 коммутаторов Фиксированных адресов и вторым входом третьего элемента И7НЕ 27. 1Выход третьего элемента 27 соединен с инверсным входом установки в единицу триггера 15 разрешения. Выход 65 на личия прерывания блока 4 прерывания соединен с вторым входом первого элемента И 22. Выход 51.7 микрооперации продвижения счетчика команд выхода 51 внутренних микроопераций блока 3 соединен с третьим входом пятого элемента И 17 и управляющим входом блока 11 коммутаторов адресов. Вход 39 кода признака направ.ления обмена устройства, соединен с первым информационным входом блока 12 коммутаторов фиксированных адресов. Выход 52 кода фиксированных адресов блока 4 прерывания соединен со старшими разрядами второго информационного блока 12 коммутаторов фиксированных адресов. Выход 51.9 микрооперации записи в счетчик команд выхода 51 внутренних микроопер ций блока 3 соединен с вторым входо четвертого элемента И 16. Выходы 51.10 и 51.11 микроопераций обращения к блоку 1 и блоку 2 выхода 51 внутренних микроопераций блока 3 соединены соответственно с входом обращения блока 1 постоянной памяти и входом обращения блока 2 оперативного запоминающего устройства. Выход 51-. 12 признака записи в оперативное запоминающее устройство 738 выхода 51 внутренних микроопераций блока 3 соединен с вторым входом щес того элемента И 20, младшим разрядом второго информационного входа блока 12 коммутаторов фиксированных адресов и входом записи информации в оперативном запоминающем устройстве блока 4 прерывания. Выход 54 маскирующих разрядов блока 4 прерывания соединен с входом 70 старших разрядов информационного входа блока 5. Выход 51.13 микрооперации доступа к шине данных выхода 5 внутренних микроопераций блока 3 соединен с управляющим входом первого шинного формирователя 28. Вход 40 требований прерываний и обменов устройства соединен с входом требований прерываний блока 4 прерываний и третьим входом второго элемента И 23. Выход 51.14 двухразрядной микрооперации управления мультиплексором выхода 51 внутренних микроопераций блока 3 соединен с управляющим входом мультиплексора и. Выход 51.15 микрооперации записи информации в регистр блока временного хранения выхода 51 внутренних ьшкроопераций блока 3 соединен с управляющим входом блока 5 временного хранения. Выход блока 11 коммутаторов адресов и выход блока 12 коммутаторов фиксированных адресов соединены через шину 34 адреса с входом блока 1, адресным входом блока, 2, входами младших разрядов информационного входа блока 5 хранения и группой 53 адресных входов блока 4 прерывания. Выход постоянного запоминающего устройства 1, вход-выход оперативного запоминающего устройства 2, выход первого шинного формирователя 28, вход-выход 42 данных устройства соединены через шину 35 данных с информационным входом счетчика 7 команд, информационным входом счетчика 8 адреса оперативного запоминающего устройства, входом 74 кода прерываний и входом 75 кода маски блока 4 прерываний, входом 73 кода операции и входом 72 типа абонента блока 3 и информационным входом 71 регистра 9 выдачи информацни. Блок 3 выработки управляющих воздействий (фиг. 2) содерж1:т блок 79 памяти микрокоманд, регистр 80 адреса, регистр 81 жжроопераций, коммутатор 82 адреса, первый коммутатор 83 микроопераций обращения, второй коммутагор 84 микроопераций обращения, мультиплексор 85 логических условий, элемент 86. На фиг. 2 обозначены также: первая 87.1 и вторая 87.2 группы выходов микроопераций блока 79 памяти микрокоманд, выход 88 кода логических условий, выход 89 немрдифицируемых разрядов и выход 90 модифицируемого разряда адреса блока 79 памяти микрокоманд, выход 91 модифицированного разряда адреса мультиплексора 85 логических условий, вторая группа выходов 92.1-92 п регистра 81 микроопераций, выход 93 микрооперации обращения к блоку 1, выход 94 микрооперации обращения к блоку 2, выход 95 микрооперации Конец работы, первый 96, второй 97, третий 98, четвертый 99 и пятый -100 управляющие разряды входа 3 логических условий. Вход 73 кода операции блока 3 соединен с первьм информационным вх дом коммутатора 82 адреса. Выход коммутатора 82 адреса соединен с ин формационным входом регистра 80 адреса. Вьпсод регистра 80 адреса соединен с входом блока 79,памяти микрокоманд, выход -признака разрешения фиксированного адреса которого соединен с выходом 46 микрооперации ра решения фиксированного адреса блока 3. Выход признака конца обмена блока 79 памяти микрокоманд соединен с первым информационным входом регистра 81 микрокоманд. Первый выход регистра 81 микроопераций соединен с вькодом 45 микрооперации конца обмена блока 3. Выход признака вклю чения триггера запрета блока 79 пам ти микрокоманд соединен с вторым информационным входом регистра 81 микроопераций, второй выход которог соединен с выходом 48 микрооперации включения триггера запрета блока 3 Выход признака конца команды блока 79 памяти микрокоманд соединен с третьим информационным входом регис ра 81 микроопераций и вькодом 47 пр нака конца команды блока 3. Третий выход, регистра 81 микрооперацийсое динен с выходом 49 микрооперации ко ца команды блока 3 и управляющим вх дом коммутатора 82 адреса. Выход np нака блокировки продвижения счетчика команд блока 79 памяти микрокома соединен с четвертым информационньи входом регистра 81 микроопераций, четвертый выход которого соединен с выходом 50 микрооперации блокировки продвижения счетчика команд блока 3. Выход микроопераций блока 79 памяти микрокоманд соединен с двумя группами 87.1 и 87.2 пятого информационного входа регистра 81 микроопераций. Первая группа вькодов регистра 81 микроопераций соединена с выходом 43 внешних микроопераций блока 3. Выход 37 логических условий блока 3 соединен с первым информационным входом мультиплексора 85 логических условий. Выход 88 кода логических условий блока 79 памяти микрокоманд соединен с управляющим вх-одом мультиплексора 85 логических условий. Вход 72 кода типа абонента блока 3 соединен с вторым информационным входом мультиплексора 85 логических условий. Выход 91 модифицированного разряда адреса мультиплексора 85 соединен с входом модифицируемого разряда адреса второго информационного входа коммутатора 82 адреса. Выход 90 мо-: дифицируемого разряда адреса выхода , 89 блока 79 памяти микрокоманд соединен с третьим информационным входом мультиплексора 85 логических условий. Выход немодифицируемых разрядов адреса выхода 89 блока 79 памяти микрокоманд соединен с входом немодифицируемых разрядов адреса второго информационного входа коммутатора 82 адреса. Первый вход 58 синхронизации блока 3 соединен с входом синхро низации регистра 80 адреса. Первый 96 и второй 97 управляющие разряды входа 37 логических условий блока 3 соединены соответственно с первым и вторым управляющими входами первого коммутатора 83 микроопераций обраг щения. Третий 98 и четвертый 99 управ ляющие разряды входа 37 логических условий блока 3 соединены соответственно с первым и вторым управляющи-, ми входами второго коммутатора 84 микроопераций обращения. Пятый 100 управляющий разряд входа 37 логических условий блока 3 соединен с первым входом элемента И-НЕ 86. Второй вход 60 синхронизации блока 3 соединен.с входом синхронизации регистра 81 микроопераций и вторым входом элемента И-НЕ 86, выход микрооперации первого обращения второй II. группы 92 выходов регистра 81 микро операций соединен с первым информационным входом первого коммутатора 83 микроопераций обращения и вторым информационным входом второго комму татора 84 микроопераций обращения. Выход микрооперации второго обращен второй группы 92 выходов регистра 81 микроопераций соединен с вторым информационным входом первого комму татора 83 микроопераций обращения и первым информационным входом второго коммутатора 84 микрооперации обращения. Выход микрооперации конца работы второй группы 92 входов регистра 81 микроопераций соединен с третьим входом элемента И-НЕ 86. Вторая группа .92 выходов регистра 81 микроопераций, выходы 83 и 84 первого и второго коймутаторов микр операций обращения и выход элемента И-НЕ 86 образуют выход 51 внутренни микроопераций блока 3. При этом выходы 92i регистра 81 микроопераци и выходы 93, 94 и 95 соответственно первого и второго коммутаторов 83 и 84 микроопераций обращения и эле мента И-НЕ 86 соответствхтот выходам 51i блока 3 следующим образом Выходу 51.1 блока 3 соответствует вы ход 95 элемента И-НЕ 86, выходу 51. блока 3 - выходы 91.1-92,4 регистра 81 микроопераций, выходам 51.3 и 51.4блока 3 - выходы 92.5 и 92,6 ре гистра 81 микроопераций, выходам. 51.5и 51.6 блока 3 - вькоды 92.7 и 92.8регистра 81 микроопераций, выходам 51.7 и 51.9 блока 3 - выходы 92.9и 92-. 10 регистра 81 микроопераций, выходу 51.10 блока 3 - вькод 93 первого коммутатора 83 микроопераций обращения, выходу 51.11 блока 3 - выход 94 второго коммутатора 84 микроопераций обращения, выходу 51.1 блока 3 - выход 92.11 регистра 81 микроопераций, выходу 51.13 блока 3 .выход 92,12 регистра 81 микроопераци выходу 51.14 блока 3 - выходы 92,13 92.14 регистра 81 микроопераций, выходу 51.15 блока 3 - выход 92.15 регистра 81 микроопераций. Блок 4 прерывания (фиг. 3) содержит регистр 101 прерывания, регистр 102 маски, регистр 103 фиксированного адреса, дешифратор 104, первьй элемент И-ИЛИ 105, второй элемент И-ИЛИ 106, первый элемент И 107, второй элемент И 108, пятый элемент 7312 И 109, четвертый элемент И 110, третий элемент И 111, первый 112, второй 113, шестой 114, пятый 115, четвертый 116, третий 117 элемент И-НЕ, элемент НЕ 118. На фиг. 3 обозначены также выход 119 третьего элемента И 111, первый 120, второй 121, третий 122 выходы регистра 102 маски, первый 123, второй 124, третий 125 и четвертый 126 выходы регистра 103 фиксированного адреса, второй 127 и третий 128 входы первого элемента И-ИЛИ 105, второй 129 и третий 130 входы второго элемента И-1ШИ 106, выход 131 пятого 109 и выход 132 четвертого / 110 элементов И. Вход 40 требований прерывания блока 4 прерываний соединен с инверсными входами установки в единицу триггеров регистра 101 прерываний. Первый выход регистра 101 прерываний соединен с входом элемента НЕ 118. Выход элемента НЕ 118 соединен с первым входом первого элемента И 107, первыми входами перг вого 112, второго 113 и третьего 117 элементов И-НЕ. Второй выход регистра 101 прерываний соединен с втоpbjM входом первого элемента И-НЕ 112, выход которого соединен с вторым входом первого элемента И 107, вторым входом второго элемента И-НЕ 113, вторым входом третьего элемента И-НЕ 117 и первым входом четвертого элемента И-НЕ 116. Третий выход регистра 101 прерываний соединен с третьим входом второго элемента И-НЕ 113,выход которого соединен с третьим входом третьего элемента И-НЕ 117, первым входом пятого элемента И-НЕ 115 и первым входом шестого элемента И-НЕ 114. Выход шестого элемента И-НЕ 114 соединен с четвертым входом третьего элемента И-НЕ 117, вторым -входом четвертого элемента И-НЕ 116 и вторым входом пятого элемента И-НЕ 115. Выход первого элемента И 107 соединен с вторым входом шестого элемента И-ИЕ 114.Четвертьй выход регистра 101 прерываний соединен с третьим входом шестого элемента И-НЕ 114. Вход 63 признака подачи фиксированного адреса блока 4 прерывания соединен с первым входом второго элемента И 108, выход которого соединен с первым Информационным входом регистра 103 фикси131рованного адреса. Выход пятого элем та И-НЕ 113 соединен с вторым инфор мационным входом регистра ЮЗ фикси рованного адреса. Выход чо.ткергото мента И-НЕ 116 соединен с третьим информационным входом регистра 103 фиксированного адреса. Вьгход третьего элемента И-НЕ 117 соединен с четвертым информационным входом регистра 103 фиксированного адреса. Первый вход 59 синхронизации блока 4 прерывания соединен с первыми входами первого 105 и второго 106 элементов И-ИПИ и третьего элементов И 111. Выход 119 третьего элемента И 111 соединен с входом синхронизации дешифратора 104. Инверсные выходы дешифратора 104 соединены с инверсными входами установки в нуль триггера 101 прерываний. Вход 74 Кода прерываний блока прерываний соединен с информационным входом регистра 101 прерываний. Выход irepвого элемента И-ИЛИ 105 соединен с входом синхронизации регистра 101 прерываний. Вход 7 кода маски блока 4 прерываний соединен с информащгонным входом регистра 102 маски. Первый выход 120 регистра 1,2 маски сое динен с третьим входом первого элемента И-НЕ 112. Второй выход 121 регистра 102 маски соединен с четвертым входом второго э.т1емента И-НЕ 113. Третий выход 122 регистра 102 маски соединен с четвертым входом шестого элемента И-НЕ 114, Второй вход 60 синхронизации блока 4 прерывания соединен с входом синхронизации регистра 103 фиксированного адреса . Вход 51-12 записи информации в оперативном запоминающем устройстве блока 4 прерывания соедннен с вторым входом второго элемента И 10 Первый выход 123 регистра 103 фикси рованного адреса соединен с вторым входом третьего элемента И til. Второй выход 124 регистра 103 фиксированного адреса соединен с первым входом дешифратора: 104 и первым входом четвертого элемента И 11,0. Трети выход 125 регистра 103 фиксированного адреса соединен с вторым вхо дом депшфратора 104 и первым входом пятого элемента И 109. Четвертый выход 126 регистра 103 фиксированного адреса соединен с выходом 55 наличия прерывания блока 4 прерывания. Вход 67- выдачи фиксированного адре3 14 са блока А прерывания соединен с вторыми входами четвертого 110 и пятого 109 элементов И, вьп4оды которых совместно с четвертым выходом регистра 103 фиксированного адреса образуют выход 52 кода фиксированных адресов блока 4 прерывания. Вход 51,2 разрешения записи информации блока 4 прерывания соответствующими разрядами соединены с .вторыми входами первого 105 и второго 106 элементов И-1ШИ, Соответствующие разряды группы 53 адресных входов блока 4 прерывания соединены с третьими входами первого 105 и второго 106 элементов И-Ш1И. Выход второго элемента И-ИЛИ 106 соединен с входом синхронизации регистра 102 маски. Выходы регистра 102 маски образуют выход маскирующих разрядов блрка 4 прерывания. Блок 5 временного хранения (фиг,4) содержит регистр 133 и элемент И 134, Младшие 69 и старшие 70 разряды информационного входа блока 5 временного хранения соединены с информационным входом регистра 133, Управляющий вход 51,15 блока 5 временного хранения соединен с первым входом элемента И 134. Вход 57 синхронизации блока 3 временного хранения соединен с иторым входом элемента И 134. Выход элемента И 134 соединен с входом синхронизации регистра 133. Выход регистра 133 соединен с выходом 56 блока 5 временного хранения. Блок 6 синхронизации (фиг. 5) содержит генератор 135 тактовых импульсов и триггер 136 пуска. Первый вход блока 6 синхронизации соединен с входом установки в единицу тригге- . ра 136 пуска. Прямой выход триггера 136 пуска соединен с управляющим входом генератора 135 тактовых импульсов. Второй вход блока 6 синхронизации соединен с входом установки в нуль триггера 136 пуска. Первый четвертый выходы генератора 135 тактовых импульсов соединены соответственно с первым 57, вторым 58, третьим 59 и четвертым 60 выходами блока 6 синхронизации. Блок 11 коммутаторов адресов (фиг. 6) содержит группу 137.коммутаторов адресов и шинный формирователь 138. Первый информационный вход 61 блока 11 коммутаторов адресов соединен с первым информационным входом группы 137 коммутаторов. Управляющий вход 51.7 блока 11 коммутаторов адресов соединен с управляющим входом группы 137 коммута торов. Второй информационный вход 6 блока 11 коммутаторов адресов соеди нен с вторым информационным входом группы 137 коммутаторов. Выход груп пы 13.7 коммутаторов соединен с информационным входом шинного формиро вателя 138. Вход 68 выдачи адреса блока 11 коммутаторов адресов соеди нен с управляющим входом шинного фо мирователя 138, выход которого соед .ней с выходом блока 11 коммутаторов адресов. Блок 12 коммутаторов фиксированн адресов (фиг. 7) содержит группу 139 коммутаторов, генератор 140 нул и шинный формирователь 141. Первый информационный вход 39 блока 12 ком мутаторов фиксирбванных адресов сое динен с входами младших разрядов первого информационного входа группы 139 коммутаторов. Второй ивформа ционный вход 52 блока 12 коммутаторов фиксированных адресов соединен с входами младших разрядов второго информационного входа группы 139 коммутаторов. Выход генератогра 140 нуля соединен с входами стар ших разрядов первого и второго информационных входов группы 139 коммутаторов . Управляк1щий вход 64 блок 12 коммутаторов фиксированных адресов соединен с управляющим входом группы 139 коммутаторов, выход которой соединен с информационным входом шинного формирователя 141. Вход 63 вьщачи фиксированного адреса-блока 12 коммутаторов фиксированЯых адресов соединен с управляющим входом шинного формирователя 141. Выход шинного формирователя 14 соединен с выходом блока коммутаторов фиксированных адресов. Элемент И-ИЛИ 105 (106) (фиг ..8) блока 4 прерывания содержит два элемента И 142 и 143 и элемент НЛП Второй вход 127 (129) элемента И-ИЛИ 105 (106) одним разрядом 145 подключен к первому входу первого элемента И 142, а другим разрядом 146 - к nejiBOMy входу второго элемента И 143. Третий вход 128. (130) элемента И-Ш1И 105 (106) подключен к второму входу первого элемента И 142. Первый вход элементов И-11ПИ 73 16 105 и 106 соединен с третьим входом neJjBoro элемента И t42 и с вторым входом второго элемента И 143. Выходы элементов И 142 и 143 соединены с входами элемента ИЛИ 144, являющегося выходом элементов И-ИЛИ 105 (106). . , Рассмотрим назначение элементов микропрограммного устройства равления (фиг. 1). Блок 1 постоянной памяти предназначен для хранения кодбв операций. команд, адресов и констант. Блок 2 оперативной памяти предназначен для хранения команд и адресов при тестировании данных, констант.. Блок 3 выработки управляющих воздействий предназначен для выработки воздействий по управлению как внешними устройствами, например оперативными блоками (при вьщаче внешних микроопераций на выход 43J, так и по управлению самим микропрограммный устройством в различных режимах функционирования (выдача внутренних :Микроопераций на выходы 46-51), Блок 4 прерываний предназначен дпя организации выхода на прерывание путём вьвдачи фиксированного адреса для выработки микропрограммы в зависимости от поступившего за- . проса на прерывание и кода маски, осуществляющего маскирование определенных разрядов кода прерываний. Блок 5 буферной памяти предназначен для хранения старого слова состояния программы при обработке прерывания, а также хранения состояния счетчика 8 адреса ОЗУ и регистра 102 маски при приеме информации от абонента. Блок 6 синхронизации предназначен для синхронизации работы устройства. Счетчик 7 Команд предназначен ля задания кодя адреса при выборке информации из nocTOHfCHoro запоминающего устройства 1 и организации последовательного хода программы. Счетчик 8 апрсса блока 1 операивной памяти предназначен для задаия кода адреса при выборке инфорации из блока 2 и модификации того адреса увеличением ого на едиицу при необходимости. Регистр 9 выдачи информации редназначен для хранения информаии при выдаче ее абоненту. Регистр 10 управления представля ет собой двухразрядный регистр и предназначен дпя управления блоками 11 и 12 коммутаторов, блоком 4 прерывания, счетчиком 7 команд и тригг ром 15 разрешения в различных режимах функционирования устройства. Блок 11 коммутаторов, адресов управляет прохождением адресов с выхо дов счетчика 7 команд и счетчика 8 шину 34 адреса гтри выборке информации из блоков 1 и 2 или записи информации s блок 2 в зависимости от режима работы устройства. Блок 12 коммутаторов фиксированных адресов предназначен для переда чи фиксированного адреса на шину 34 адреса для чтения (записи) нового (старого) слова состояния программы при прерывании или чтения информации по фиксированному адресу при об мене -информацией с абонентом. Мультиплексор 13 осуществляет п редачу информации через первый шинный формирователь 28 элементов на шину 35 данных информации с вьрсода 56 блока 5 или с входа 36, или с входа-выхода 41 в зависимости от управляющего кода. Триггер 14 запрета предназначен д;ля исключения повторного обслужи:вания абонента по запросу. Триггер 15 разрешения предназна чен для формирования сигнала, разр шающего обмен информацией (поступление информации на входы 36 и 41) Четвертый элемент И 16 по четвер тому тактовому импульсу разрешает запись информации в счетчик 7 кома при наличии микрооперации 51.9 запи си в счетчик команд. Пятый элемент И 17 по четвертому тактовому импульсу разрешает уве личение содержимого счетчика 7 команд на единицу при наличии микро рпер аций 51.7 счета (подвижения) команд и отсутствия микрооперации 51.8 блокировки продвижения счетчика команд. Восьмой элемент И 18 разрешает по четвертому тактовому импульсу и микрооперации 51.6 записи в счетчик 8 запись информации в счетчик 8 адреса ОЗУ с ишны 35 данных. Седьмой элемент И 19 по четвертому тактовому импульсу и микрооперации 51.5 счета счетчика 8 разр шает увеличение содержимого счетчика 8 на единицу. Шестой элемент И 20 разрешает запись информации в блок 2. Третий элемент И 21 предназначен для управления записью информации в регистр 9 вьщачи информации по первому тактовому импульсу. Первый 22 и второй 23 элементы И совместно с элементом ИЛИ 30 обеспечивают запись управляющих сигналов, в регистр 10 управления. Первый 24 и второй 25 элементы И-ИЕ предназначены для управлений триггером 14 запрета. Четвертый 26 и третий 27 элементы И-НЕ управляют триггером 15 разрешения . Первый 28 и второй 29 шинные формирователи предназначены для осуществления подключения выхода мультиплексора 13 на шину 35 данных и выхода- регистра 9 выдачи информации на вход-выход 41 устройства. Элемент ИЖ 30 предназначен для сборки сигналов по управлению первым разрядом регистра 10 управления в различных режимах работы. Элемент ИЛИ-НЕ 31 предназначен для формирования микрооперации 51.8 блокировки продвижения счетчика команд. Первый элемент НЕ 32 запрещает вьщачу двух разрядов фиксированного адреса из блока 4 прерывания в конце последней команды программы, после которой происходит прерывание, для формирования единственного фиксированного адреса блока 1, хранящего код операции микропрограммы выхода па прерывание. Второй элемент НЕ 33 управляет выдачей адреса через блок Т1 коммутаторов адресов на шину 34 адреса. Вход 36 предназначен для поступления информации от абонента. Вход 37 предназначен для поступления входов логических условий,например, от операционного устройства процессора, а также управляющих сигналов по организации работы устройства. Вход 38 пуска предназначен, для подачи на его вход сигнала, осуществлякмцего инициализацию работы микро- программного устройства управления. Вход 39 предназначен для поступления кода, определяющего направление обмена информацией с абонентом (ли бо прием информации от абонента, либо вьщачу абоненту информации). Вход ДО предназначен для Поступ ления требований.прерываний.и запр са на обмен информацией с абоненто Вход-выход А1 предназначен для тупления управляющего слова, определяющего поступление информации о абонента, а также для выдачи инфор мационных слов абоненту при обмене информацией. Вход-выход Д2 данных предназначен для занесения через данную шину информации в блок 2, а также выхода из блока 2 информации на внешние устройства, например операционный блок. Вьтход 43 предназначен дпя вывода из блока 3 внешних микроопераций дл управления внешними устройствами, н пример операционным блоком. Выход 44 предназначен дпя формирования сигнала на разрешение обмена информацией с абонентом. Выход 45 предназначен дпя формир вания сигнала конца обмена информацией. Функциональное назначение элемен тов блока 3 выработки.управляющих воздействий.(фиг. 2). Блок 79 памя- и микрокоманд предназначен для хранения микрокоманд множества микропрограмм. Регистр 80 адреса предназначен для хранения кода адреса, по которо му будет осуществлена выборка микро команды из блока 79 памяти микрокоманд. Регистр 81 микроопераций предназначен для хранения операционной части микрокоманды. Коммутатор 82 адреса предназначе для задания, во-первых, начального адреса микропрограммы путем коммута ции кода операции с входа 73 блока 3 и, во-вторых, для коммутации адреса очередной микрокоманды в процессе выполнения микропрограммы. Первый коммутатор 83 микрооперации обращения предназначен для выработки микрооперации обращения к блоку 1 в зависимости от управляюще сигналов с входа 37 устройства и сигналов с выходов 92.16 и 92.17 ре гистра 81 микроопераций. Второй коммутатор 84 микрооперации обращения предназначен дпя выра ботки микрооперации обращения к блоку 2 в зависимости от сигналов с выходов 92.16 и 92.17 регистра 81 микроопераций и управляющих сигналов с входа 3.7 устройства. Мультиплексор 85 логических условий предназначен для формирования значения модифицированного разряда адреса очередной микрокоманды, поступающего на вход 80 мультиплексора 85, KOTopbtfi реализует следующую логическую функцию , x,, + ...,z , выходной сигнал мультицлексора 85; код с выхода 88 блока 79 памяти микрокоманд, разрешающий прохождение модифицируемого адресного разряда с входа 90 на выход 91 мультиплексора 85 без изменений; коды, предопределяющие прохождение на выход мультиплексора 85 одного из сигналов логических условий Z,, 2,..,2„ С. входов 37 и 72 блока 3. Элементы И-НЕ 86 предназначен для ормирования микрооперации Конец аботы с целью прекращения функциоирования устройства после выполнения рограммы. Функциональное назначение элеменов блока 4 прерывания (фиг. 4). Регистр 101 прерывания предназнаен для хранения кода прерывания. Регистр 102 предназначен для храения кода маски. Регистр 103 фиксированного адреса редназначен для хранения фиксироанного адреса, образуемого в завиимости от источника, требукндего преывания, и кода маски. Регистр 103 иксированного адреса хранит коды сточников прерывания: 100- прерывание от 0 -источника, 1 -источника; 101- прерывание от 2 -источникаJ 110- прерывание от 111- прерывание от 3 -источника. На выходе 123 регистра. 103 формиуется сигнал, разрешающий исклюение обработанного источника прерыания. Элемент НЕ 118, первый 112, втоой 113, третий 117, четвертый t16, ятый 115, шестой 116 элементы И-НЕ первый элемент И 107 образуют прио 211156риТетный шифратор, определякяций номер источника прерывания, а также сигнал наличия прерывания. Функционирование данного приоритетного шифратора можно предста- . вить в виде табл. 1.

Таблица 1

Состояние выходов приоритетного шифратора - выходов элементов И-НЕ

н:

117 М15 1 116 i-го разряда таблицы Первый 105 и второй 106 элементы И-ИЛИ предназначены для разрешения записи кодов прерываний и маски с входов 74 и 75 шины 35 данных соответственно в регистр 101 прерываний и регистр 102 маски. Второй элемент И 108 и третий эле мент И 111 предназначены для осущест ления управления сбросом источников прерываний после на их обслуживание . Дешифратор 104 осуществляют дешифрацию кода запроса, от которого поступило требование на прерывание, для его исключения. Пятый 109 и четвертый 110 элементы И предназначены для разрешения вы дачи двух разрядов 4 1ксированнрго адреса всегда, момента конца команды, после которой происходит прерывание программы. Назначение функциональных элементов блока 5 буферной памяти (фиг. 4) 22 3 Продолжение табл. 1 1 Состояние выходов Состояние региприоритетного шифстра приоритета ратора - выходов с учетом регистэлементов И-НЕ ра маски Наличие единицы в разряде О озна чает наличие прерывания от источника. Наличие единицы в |-м (i 1,3) разряде соответствует требованию прерывания от 3-го (2-го, 1-го) источника, разрешенного соответствующим разрядом регистра маски, т.е..f разряда i-го разряда регистрарегистра прерываниймаски Регистр 133 предназначен для временного хранения содержимого счетчика 7 микрокоманд и регистра маски, составляющих слово состояния программы или счетчика 8 адреса блока 2. Элемент И 134 разрешает запись информации в регистр 133. Назначение элементов блока 6 синхронизации (фиг. 5). Генератор 135 тактовых импульсов предназначен для синхронизации работы устройства. На выходах 57-60 формируются первый - четвертый тактовые импульсы. Триггер 136 пуска предназначен для запуска генератора i35, включение которого происходит по сигналу пуска с входа 38 устройства, а выключение - по сигналу конца работы с выхода 51.1 блока 3. Назначение элементов блока 11 коммутаторов адресов (фиг. 6). Группа 137 коммутаторов адре-сов предназначена для коммутации в зав симости от сигнала на управляющем де 51.7 адресов либо с входа 61, либо с входа 62 .через группу линей ный формирователь 138 на шину 34 а реса. Шинный формирователь 138 предна начен для развязки выхода группы 137 коммутаторов от выходов группы 139 коммутаторов (фиг. 7). Назначение элементов блока 12 коммутаторов фиксированных адресов (фиг. 7). Группа 139 коммутаторов в зависИмости от сигнала на управляющем входе 64 осуществляют коммутацию адреса либо с первого 39 информаци него входа, либо с второго 52 информационного входа через шинный ф мирователь 141 на шину 34 адреса. Назначение шинного формирователя 141 аналогично формирователю 138. Генератор 140 нуля предназначен для выработки постоянного нулевого уровня сигнала с последующим допол нением им старших разрядов фиксированных адресов, поступающих с вх дов 39 и 52 коммутатора 12 фиксированных адресов. Работа микропрограммного устройства управления возможна в одном и пяти режимовt а именно при обработ ке обычных команд, при.обработке п рывания и выходе из Heroj при прием информации от абонента при выдаче информации абоненту; при самопроверках. Работа устройства при обработке обычных команд. В исходном состоянии злементы памяти устройства, за исключением триггеров регистра 81 микроопераций блока 3, обеспечивающих формирование сигналов Конец команды на выходе -49 блока 3, обращение к блоку t на выходе 51.10 блока, раз шение продвижения счетчика команд на выходе St.7 блока 3, находятся исходном (нулевом состоянии). I . Микропрограммное устройство управления начинает функционировать после подачи н вход 38 устройства (фиг. О сигнала пуска.Этот сигнал поступает на первый вход блока 6 синхронизации (фиг. 5) и устанавливает триггер 136 пуска в единично состояние. Тем на управляющий вход генератора 135 тактовых импульсов поступает сигнал, разрешающий генерацию тактовых импульсов с выходов 57 - 60 блока 6 синхронизации. Так как в исходном состоянии с выхода 51 внутренних микроопераций блока 3 поступает микрооперация обращения к блоку 1, то на шине 35 данных будет находиться код операции первой команды программы из нулевой ячейки блока 1, Данный код операции с выхода 73 шины 35 данных поступает на вход кода операции блока 3 (фиг. 2). Код onepaiyiH (адрес первой микрокоманды микропрограммы) поступает через коммутатор 82 адреса на информа.ционный вход регистра 80 адреса.. С приходом тактового импульса с второго выхода блока 6 синхронизации на вход 58 синхронизации блока 3 произойдет выборка первой микрокоманды из блока 79 памяти микрокоманд по адресу, записанному в регистре 80 адреса. Из блока 79 памяти микрокоманд с приходом очередного тактового импульса последрвательност ти с четвертого выхода 60 блока 6 синхронизации информация поступит в регистр 81 микроопераций и с его выхода на вькод 43 устройства для управления операционными устройствами, например операционным блоком, а также с выходов 46-51 блока 3 для управления работой самого устройства. С выходов 46-51 блока 3 выдаются микрооперации в соответствии с алгоритмом исполняемых устройством команд, при этом одна из них, поступив на вход пятого элемента И 17, по четвертому тактовому импульсу с выхода 60 блока 6 синхронизации разрешит увеличение счетчика 7 команд на единицу. Тем самым будет сформирован код операции очередной команды. При вьтолнении микропрограммы во всех циклах, вплоть до последнего, признак конца команды будет отсутствовать и адрес очередной микрокоманды будет полностью определяться кодом логических условий с выхода 88 блока 79 памяти микрокоманд, модифицируемым и немодифицируемым разрядами адреса с выхода 89 блока 79 логическими усовиями, поступающими на вход 37 устойства. Если очередная микрокоманда является микрокомандой линейной послеовательности, то модификация модифицируемого разряда адреса кодом логических условий на мультиплексоре 85 не происходит. Код адреса очередной микрокоманды через коммутатор 82 адреса поступает на информационны вход регистра 80 адреса. В следующем цикле работы устройства по приходу второго тактового импульса с выхода 5.8 блока 6 синхронизации происходит запись адреса в регистр 80 адреса и выборка по этому адресу информации из блока 79 памяти микрокоманд. Четвертьй тактовый импульс цикла работы с выхода 60 блока 6 син хронизации поступает на вход синхронизации регистра 81 микроопераций Информация с выхода блока 79 памяти микрокоманд заносится в регистр 81 микроопераций и с его выхода поступает на выходы 43,6-51 блока 3. Если очередная микрокоманда является -микрокомандой ветвления, то при единичном значении проверяемого логического условия произойдет модификация модифицируемого разряда адреса на мультиплексоре 85. Этот раз ряд адреса с выхода 91 мультиплексор поступит на вход коммутатора 82 адр са. Полученный адрес микрокоманды по второму тактовому импульсу очеред ного цикла работы устройства поступ в регистр 80 адреса и из блока 79 памяти микрокоманд начнется выборка очередной микрокоманды. Операционна часть микрокоманды с приходом четвертого тактового импульса будет занесена в регистр 81 микроопераций При выдаче последней микрокоманды микропрограммы выдается микроопе рация Конец команды на выходе 49 блока 3, которая разрешает поступле ние очередного кода операции с выхода блока 1 через шину 35 данных , через коммутатор 82 адреса на информационный вход регистра 80. Код операции с выхода блока 1 будет вьщ по адресу, находящемуся в счетчике 7 команд. Так как регистр 10 управления находится в нулевом состоянии то сигнал с выхода 63 через элемент НЕ 33 поступает на вход 68 подачи ад реса блока 11 коммута-горов адресов (фиг. 6).Этот сигнал поступает на у равляющий вход шинного формирователя 138, разрешает прохолздение адреса с выхода 61 счетчика 7 команд через группу 137 коммутаторов адресов и пшнный формирователь 138 блок 1 11 адреса на шину адреса и с нее на вход блока 1. При поступлении кода операции очередной команды на вход блока 3 устройство продолжает функционировать аналогично рассмотренному. При выдаче последней микрокоман ы , программы выдается микрооперация конца работы. Эта микрооперация с выхода 92.18 регистра 81 микроопераций поступает на вход элемента И-НЕ 86 и при разрешении окончания работы (наличие сигнала на пятом управляющем входе 100 входов 37 устройства) с выхода 51.1 внутренних микроопераций блока 3 поступает на второй вход блока 6 синхронизации (фиг. 5). .Триггер 136 пуска блока 6 синхронизации переходит в нулевое состояние, и устройство прекращает работу в данном режиме функционирования. Работа устройства в режиме выхода на подпрограмму обработки прерывания и выхода из нее. Режим выхода на подпрограмму обработки /прерывания осуществляется микро программно за пять циклов работы устройства (по одному циклу работы устройства соответствует период работы блока 6 синхронизации, выдающего серию из четырех импульсов). Все прерывания данного класса поступают от четырех источников: О, 1, 2, 3. Запросы на прерывание поступают на вход 40 требований прерываний и записываются асинхронно в регистр 101 прерываний блока 4 (фиг. 3). Микропрограмма выхода на прерывание по нулевому источнику и по первому - третьему источнику с учетом разрешения от регистра 102 маски (регистр 102 маски имеет три разряда для маскирования требований прерываний от источников 1, 2, и 3) выполняется следующим образом. В соответствии с требованиями прерываний, зафиксированными в регистре 101 прерываний (фиг. 3) и в соответствии с состоянием .регистра 102 маски на выходе элемента И-НЕ 117 выработается сигнал, а на выходах элементов И-НЕ 115 и 116 выработается код, идентифицир1ующий номер источника прерывания. Элемент НЕ 118, элемент И 107 и элементы И-НЕ 112-117 составляют приоритетный шифратор. С учетом приоритета разрешенного требования прерывания (старший приоритет нулевой источник прерываний, который не маскируется) на выходах элементов И-НЕ 115 и 116 вырабатывается код номера источника прерывания (при наличии разрешенного ; требования прерывания на выходе эле мента И-НЕ 117 всегда вырабатываетс сигнал). В конце каждого такта на втором синхровходе 60 блока 4 преры вания, указанный код записывается в регистр 103 фиксированного адреса. При этом на выходе 126 регистра 103 фиксированного адреса появляется сигнал, который через выход 55 нали чия прерывания поступит на второй вход первого элемента И 22 (фиг.1). Перед последним циклом исполнени предьщун(ей команды (команды, кото рая в настоящий момент исполняется) на выходе 4/ признака конца команды вырабатывается сигнал, по которому сработает элемент И 22 и сигнал с его выхода через элемент ИЛИ 30 поступит на первый вход регистра 10 управления (при этом подразумевается, что сигнал требования обмена на входе 40 требований прерываний и обменов отсутствует, так как в противном случае сигналы поступят на об входа регистра 10 управления и снача ла будет выполнен один из режимов обмена, описанных ниже и имеющих более старший приоритет). По окончанию сигнала с выхода 60 блока 6 синхронизации устройство перейдет к выполнению последнего цикла предыдущей команды, в котором помимо сигналов , требукйцихся по соответствующему алгоритму выполнения данной команды, а также сигналов конца команды на выходе 49 блока 3, продвнжения содержимого счетчика 7 команд на выходе 51.7 блока 3 и обращения блока 1 на выходе 51.10 блока 3, присущих последнему циклу выполнения любой команды и необходимых для выборки очередного командного слова, вьфабатывается также сигнал на выходе 63 регистра.10 управления . . Таким образом, в конце выполнения предыдущей команды сигнал с вы хода 63 регистра 10 управления блокирует (через элемент НЕ 33) выдачу адреса очередной команды с выхода счетчика 7 команд через коммутатор адреса на шину 34 адреса и разрешает вьщачу фиксированного адреса с выхода 52 блока 4 прерываний (фиг. 3) через коммутатор 12 фиксированных адресов. При любом коде номера источника, вызвавшего прерывание, на выходах 124 и 125 регистра 103 ,фиксированный адрес будет иметь .значение,(0...01000). При отсутствии сигнала на выходе 64 регистра 10 управления и наличии сигнала на выходе 63 регистра 10 управления коммутатор 12 фиксированного адреса (фиг.7) выдаст на шину 34 адрес 0...01000, по которому в блок 1 записан код операции микропрограм г выхода на прерывание. Этот код будет выбран вместо кода операции очередной.команды программы и в следующем цикле начнется исполнение микропрограммы выхода на подпрограмму обработки прерыв.ания, пять циклов выполнения которой описаны ниже. Так как очередная команда программы не выбиралась и не исполняется, то продвижение содержимого счетчика 7 команд блокируется сигналом с выхода 63 регистра 10 управления, поступаюнщм на вход элемента ИЛИ-НЕ 31, на выходе 51.8 ко торого сигнал пропадает и поэтому элемент И 17 закрыт по первому входу. Введение б:7окировки продвижения содержимого счетчика 7 команд позволило по сравнению с прототипом исключить аппаратные средства и затраты времени, необходимые на восстановление содержимого счетчика 7 команд. В первом цикле вьтолнекия микропрограммы выхода на прерыпание программы осуществляется запоминание содержимого счетчика 7 команд (с выхода 69 шины 34 адрес подается на информационный вход блока 5), являющегося одной частью старого слова состояния программы (ОСП), и содержимого регистра 102 маски, являющегося другой частью старого ССП, в регистре 133 блока 5 временного хранения (фиг. 4). Для этого вьграбатываются следующие микрооперации: микрооперация продв1сжения содержимого счетчика 7 команд на выходе 51.7 блока 3, поз ляющая выдать содержимое счетчика 7 команд на шину 34 запроса, микрооперации блокировки счета 7 команд на выходе 50 блока 3, которая проинвертировавшись на элементе ИЛИ-НЕ 31 (выход 51.8), запретит при этом продвижение содержимого счетчика 7 команд} микрооперация записи старого ССП в блок 5 временного хранения на выходе 51.15 блока 3, при которой по сигналу t, с выхода 57 блока 6 синхронизации старое слово состояния программы запишется в регистр 133 (Фиг. 4). В этом же цикле на выходе 46 блока 3 вырабатывается сигнал, который через элемент ИЛИ 30 поступит на первый вход регистра 10 управления. Первый цикл заканчивается по заднему фронту сигнала чг, с четвертого выхо да 60 блока 6 синхронизации, Во втором цикле выполнения микропрограммы выхода на прерываете вырабатываются : сигнал на выходе 63 ре гистра 10 управления, сигналы на выходах 51.13 и 51.14, разрешающие передачу старого сло.восостояния программы с регистра 133 блока 5 через мультиплексор 13, первый шинный формирователь 28 и шину 35 данных на вход-выход блока 2, а также микрооперации обращения и записи в блок 2 на выходах 51. 11 и 51.12 блока 3, по которым в блок 2 записывается старое словосостояние программы по нечетному фиксированному адресу. Нечетность определяется наличием микро операции на выходе 51.12 блока 3. Фо мирование фиксированных адресов с участием этого сигнала позволяет исключить затраты времени и оборудования на модификацию фиксированных адресов, например, с помощью счетчиков. При этом сигнал с выхода 63 регистра 10 управления блокирует через элеменч НЕ 33 выдачу адреса с выхода коммутатора 11 адреса и разрешает вьщачу фиксированного адреса с коммутатора 12 на шину 34 адреса. Кроме того, при наличии сигналов на выходе 63 регистра 10 управления и на вько де 51.12 блока 3 вырабатывается сигнал на выходе элемента И 108 (фиг. 3), который по окончании сигнала Т на выходе 60 блока 6 синхро низации запоминается в регистре 103 Таким образом, во втором цикле производится запоминание старого состоя ния программы в ячейке блока. 2 с нечетным фиксированным адресом. В третьем цикле выполнения микропрограммы выхода на прерывание произ водится выборка нового слова состояния программы из ячейки блока 2 с четным фиксированным адресом, для чего в этом цикле микрооперация записи в блок 2 отсутствует, В третьем цикле на выходе 63 регистра 10 управления формируется сигнал аналогично тому, как он формировался во втором цикле. Этот сиг нал обеспечивает передачу фиксированного адреса на шину 34 адреса и соответственно на адресный вход блока 2, на вход обращения которого поступает сигнал с выхода 51.11 блока 3. Новое словосостояние программы из ячейки с четным фиксированным адресом блока,2 через шину 35 данных поступает на информационный вход счет чика 7 команд и на информационный вход регистра 102 маски. В разряде выхода 51.2 блока 3, соответствующем входу 146 элемента И 143 блока 106 (фиг. 8), вьфабатывается микрооперация, по которой по сигналу с выхода 59блока 6 синхронизации новое ССП заносится в регистр 102 маски. По микрооперации с выхода 51.9 блока 3 новое ССП по сигналу fq. с выхода 60блока 6 синхронизации заносится в счетчик 7 команд. В этом же цикле. по сигналу с выхода 123 регистра 103 (фиг. 3) по сигналу Тд с выхода 59 ;блока 6 синхронизации элемент И 111 (вырабатывает сигнал, стробирующий дешифратор 104. На инверсном выходе дешифратор. 104, соответствующем источнику прерывания, попавшему на обработку, вырабатывается сигнал, который сбрасывает тот разряд регистра 101 прерывания, источник которого попал на обработку. Поэтому только в конце третьего цикла из регистра 103 будет исключен источник прерывания, по которому производится выход на подпрограмму обработки прерывания. Учитывая то, что сигнал признака конца команды на выходе 47 блока 3 вырабатывается до начала цикла, соответствующего концу команды, четвертый цикл данной микропрограммы не является концом выполнения данной микропрограммы, а является холостым, т.е. в четвертом цикле не вырабатывается ни одной микрооперации. Задержка последнего цикла выполнения микропрограммы выхода на прерывание на .один цикл необходима для исключения повторного захвата уже попавшего на обработку источника прерывания. В пятом цикле описываемой микропрограммы вырабатываются микрооперации Конец команды , продвижения содержимого счетчи ка 7 и обращения к ПЗУ 1 на выходах 49, 51.7 и 51.10 блока 3, по которьм производится выборка из.ПЗУ 1 перво команды подпрограммы обработки npep вания. Функционирование устройства прл выполнении этой команды соответ ствует первому из описанных режимов причем в конце подпрограммы происхо дит не останов устройства, а возвра к прерванной программе. Для этого по соответствующим командам восстанавливается старое ССП, т.е. из ячейки блока 2, соответствующей нечетному фиксированному адресу, выбирается старое ССП и заносится в счетчик 7 команд и регистр 102 маски Распределение ячеек блок 2 для з по1 инания старых ССП (которые исклю чаются при выходе из подпрограммы обработки прерывания) и хранения новых ССП сведено в табл. 2. Таблица 2 Работа устройства при приеме информации от абонента. В процессе функционирования устройства возможно прерывание основной программы для приема информации от абонента, например центрального устройства управления или процессора высшего уровня, без обращения к подпрограмме обработки такого прерывания. Реализация такого режима работы позволит уменьшить время решения задачи путем быстрой микропрограммной обработки требований пре рываний отдельных классов источников и сократить объемы памяти программ 7332 за счет исключения подпрограмм обработки этих классов источников. Запрос на работу устройства в режиме приема информации от абонента поступает; с входа 40 по цепи требований обменов на вход элемента И 23. Переход в данный режим функционирования может быть осуществлен только в конце выполнения предыдущей команды программы, т.е. разрешающим сигналом на выходе 47 признака конца команды блока 3. При этом триггер 14 запрета находится в нулевом состоят НИИ и разрешает срабатывание элемента И 23. ДанньпЧ режим выполняется по специальной микропрограмме (команде) за несколько циклов работы устройства. Перед последним циклом выполнения команды, после которой производится прерывание программы (назовем ее предыдущей командой), с выхода 47 блока 3 вьщается сигнал признака микрооперации конца команды. Так как триггер 14 запрета находится в нулевом состоянии, то сигнал с его нулевого выхода разрешает прохождение сигнала с входа 40 по цепи требования обмена через элeмeнt И 23 на второй информационный вход регистра 10 управления и через элемент ИЛИ 30 поступает на первый.информационный вход регистра 10 управления. Таким образом, в последнем цикле выполнения предыдущей команды на выходе 63 регистра 10 управления появится сигнал, который через элемент ИШТ-НЕ 31 осуществит блокировку продвижения счетчика 7 команд (для запоминания адреса команды, с которой необходимо продолжить выполнение программы после обслуживания прерывания в режиме приема информации). В этом же последнем цикле выполнения предыдущей команды с выхода 64 регистра 10 управления сигнал.поступит на управляющий вход блока 12 коммутаторов фик. сированных адресов (фиг. 7) для того, чтобы осуществить передачу иксированного адреса с входа 39 на выход коммутатора 139, а се с вхоа 52. Сигнал с выхода 64 регистра 10 управления поступает на вход элеента И-НЕ 27 и разрешает включение риггера 15 разрешения. Кроме того, игнал с выхода 63 регистра ТО постуает на вход элемента НЕ 33 и с его выхода на управляющий вход шинного формирователя 138 блока 11 коммутаторов адресов. Тем самым запрещается передача адреса с выхода коммутатора 137 (фиг. 6) на цину 34 адреса. Этот же сигнал с выхода 63 адреса 10 упра ления поступает на вход выдачи фиксированного адреса блока 12, разреша вьщдчу фиксированного адреса (фиг. 7 через шинный формирователь 141 на ши ну 34 адреса. На вход 39 поступает код, характеризующий признак приема информации от абонента, по которому определяется фиксированньй адрес бло ка 1 , в котором хранится код операдни (команды) приема информоции. По первому тактовому импульсу послед него цикла выполнения предьщущей команды с выхода 57 блока 6 синхрониза ции на выходе элемента И-НЕ 27 выраб тывается нулевой сигнал. Этот сигнал поступает на инверсный вход установки в единицу триггера 15 разрешения. Триггер 15 разрешения переход в единичное состояние и с его прямог выхода 44 выдается сигнал разрешения обмена, по которому внешнее устройство должно выдать информацию на шину 36 входов и шину 41 входов-выхо Дов. С выхода блока 12 коммутаторов фиксированных адресов на шину 34 адресов поступает фиксированный адрес, определяющий адрес хранения в . блок 1 команды приема информации от абонента. По данному фиксированному адресу произойдет выборка информации через шину 35 данных из блока 1, так как в конце выполнения любой команды вырабатывается сигнал обращения к блоку 1 для выборки очередной команды. Кроме того, в последнем ц;икле выполнения предыдущей команды вырабатывались микрооперации, необходимые для работы по ее алгоритму, после этого происходит переход к вы полнению микропрограммы реализации описываемого режима. В первом цикле работы устройства при выполнении микропрограммы обмена по приему информации происходит выдача 43 счетчика 8 адреса блока 2 с выхода 62 через блок 11 коммутаторов адресов на шину 34 адреса и е запись в регистр 133 и блок временн го хранения (фиг. 4) в первом такте по сигналу f с выхода 57 блока и по микрооперации с выхода 51.15 блока 3 для сохранения состояния прерванной программы. С входа-выхода 41 устройства поступает управляющее слово, определяющее, во-первых, признак записи информации (в блок 2 или в блок 4 прерываний) , во-вторых, адресе, по которому необходимо осуществить запись информации. Данное управляющее слово (адрес и признак) через мультиплексор 13 и шинный формирователь 28 по соответствующим микрооперациямс выходов 51.13 и 51.14 блока 3 поступает на шину 35 данных и адрес с ее выхода 76 заносится в счетчик 8 адреса. Позтому во втором цикле выполнения данного режима этот адрес на шине 34 адреса будет определять адрес блока 2 или соответствуюисий регистр с группы 53 адресных входов блока 4 прерывания . Признак записи информации (единица или ноль старшего разряда управляющего слова) с выхода 72 шины 35 данных поступает на мультиплексор 85 блока 3 (фиг. 2) и определяет выбор очередной микрокоманды для осуществления записи информации или в регистры 101, 102 блока 4 прерывания или в блок 2, осуществляя ветвление микропрограммы путем модификации ее адреса на мультиплексоре 85 (фиг. 2) по соответствующему коду логических условий с выхода 88 блока 79. С целью к.:хлючения возможности повторного обслуживания поступившего запроса на прием информации с выхода 48 блока 3 выдается сигнал, который по первому тактовому импульсу с выхода 57 блока 6 синхронизации установит триггер 14 в единичное состояние. В данном цикле работы микрооперации обращения к блоку 1 и блоку 2 не вырабатываются. После выполнения первого цикла выполнения микропрограммы описываемого режима осуществляется переход к вьтолнениюодной из микрокоманд второго ,цикла. Во втором цикле работы устр.ой- ства происходит запись информации или в регистры 101, 102 блока 4 прерываний по одной команде, или в блок 2 - по другой. В случае записи информации в регистры блока 4 прерываний, например от центрального процессора в резкиме отладки программ, с лины 34 адреса на группу 53 адресных входов блока 4 прерываний (фиг. 3) выдается из счетчика 8 код номера регистров (регистра 101 прерываний и регистра :102 маски). Например, если необходи мо записать информацию в регистр 10 прерываний, код адреса может иметь вид ... 10. При необходимости записать инАормацию в регистр 102 маск код адреса может быть ...01. Когда необходимо записать в оба регистра...11, с входа 36 устройства информация через мультиплексор 13 и шинный формирователь 28 по соответствующим микрооперациями на выходах 51.13 и 51.14 блока 3 подается на шину 35 данных и с нее (выходы 74 и 75) на информационные входы регистра 101 прерываний и регистра 102 ма ки блока. При этом на разрядах выхо да 51.2 блока 3, соответствующих вх дам 145 элементов И-ИПИ 105 и 106 (фиг. 8), вырабатываются соответствующие микрооперации записи в регистры 101 и 102, запись в которые производится по сигналу с выхода 59 блока 6 синхронизации в зависимос ти от кодов на входе 53 блока 4 (входы 128 и 130 элементов И 142 в блоке Ш5 и 106 на фиг. 8). На вход 45 устройства выдается сигнал конца обмена для исключения требования обмена с вкода 40 устройства. Кроме того, данный сигнал пост пает на вход элемента И-НЕ 26 и с пр ходом четвертого тактового импульса с выхода 60 блока 6 синхронизации происходит обнуление триггера 15 раз решения, после чего прекращается пе- 35

редача информации внешним устройством на шины 41 входа-выхода и 36 входа. В данном цикле работы микроопераЧ ции обращения к блокам 1 и 2 не формируется . 0

При выполнении другой микрокоманды (в зависимости от ветвления микропрограммы) во втором цикле работы производится запись информации от абонента в 6nok 2. В этом случае с 45 выхода 62 содержимое счетчика 8 через блрк 11 коммутаторов адресов поступает на шину 34 адресов и с нее на адресный вход блока 2. С выхода 51 внутренних гшкроопераций блока 3 вы- 50 даются микроопераш1И обращения 5t.11 и записи 51.12 блока 2. Информация с входа 36 устройства через мультиплексор 13 я пшниый формирователь 28 поступает на шину 35 данных не 55 нее на вход-выход блока 2. На выход 45, аналогично описанному при вьшолнении второго цикла, вьщается микропередача содержимого счетчика 7 команд через блок 11 коммутаторов адресов на шину 34 адресов, выборка очередного кода операции прерванной программы с выхода блока 1 через шину 35 данных и занесение его в регистр 80 адреса в блоке 3. По микрооперации Конец команды сигнал с выхода 49 блока 3 вьздается на вход элемента И-НЕ 25 и осуществляется приведение в исходное состояние триггера 14 запрета. Кроме того, осуществляется продвижение содержимого счетчика 7 команд на единицу. Далее микропрограммное устройство управления функционирует аналогично работе в режиме выдачи обычных команд.

Работа устройства при вьвдаче информации абоненту.

Выход на режим выполнения данной микропрограммы осзпцествляется аналогично описанному ранее режиму в конце предыдущей команды прерываемой прооперация конца обмена и по приходу четвертого тактового импульса с выхода 60 блока 6 триггер 15 разрешения устанавливается в нулевое состояние, после чего происходит прекращение выдачи внешним устройством инфоомации на шины 36 и 41 и снятие сигнала запроса абонента с входа 40. Устройство переходит в третий цикл работы в рассматриваемом режиме. В третьем цикле с выходов 51.13 к 51.14 внутренних микроопераций блока 3 выдаются соответствующие микрооперации, по которым содержимое регистра 133 блока 5 (состояние счетчика- 8 на момент прерывания коДа программы) передается через мультиплексор 13 и шинный формирователь 28 на шину 35 данных. По концу четвертого тактового импульса с выхода 60 блока 6 и микрооперации с выхода 51.6 блока 3, поступившим на входы элемента И 18, происходит занесение старого содерж 1мого счетчика 8 с выхода 76 шины 35 данных в счетчик 8 адреса, так как происходит восстановление состояния программы, после чего происходит переход к последнему четвертому циклу выполнения данного режима. В четвертом цикле работы устройства выдаются микрооперации Конец команды (выход 49 блока 3), счет счетчика 7 команд (выход 51.. 7 блока 3) и обращение к блоку 1 (в.ыход 51.10 блока 3) по которым осуществляется

граммы. Отличие лишь в том, что код на входе 39 устройства определяет выборку кода операции данного режима путем вьфаботки соответствующего фиксированного адреса, по которому в блоке 1 хранится код операции определякяций начальный адрес микропрограммы работы в данном режиме.

Работа в данном.режиме происходит за пять циклов, при этом вьщача информации может производиться как из блока 2, так и из блока 1.

Первый,цикл выполнения режима выдачи информации происходит аналогично первому циклу описанного ранее режима, при этом вырабатываются следующие сигналы (микрооперации)

Сигнал на выходе 48 блока 3, по которому включается триггер 14 запрета, блокирует восприятие повторного запроса требования обмена на протяжении всего вьтолнения данного режима (т.е. новое требование обмена с входа 40 будет воспринято только после вьтолнения очередной.команды программы, которая вьтолнится после окончания данного режима. Кроме того сигнал продвижения содержимого счетчика 7 команд на выходе 51.7 блока 3 отсутствует, поэтому содержимое счетчика 8 через коммутатор 11 адреса (сигнал на выходе 63 регистра 10 управления отсутствует, а на выходе 63 элемента НЕ 33 сигнал присутствует) поступает через шину 34 адреса на вход блока 5 временного хранения и записывается в его регистр 133, для чего на выходе 51.15 блока 3 вырабатывается сигнал данной микрооперации.

По Ю1крооперациям на выходах 51.13 и.51.14 блока 3 управляющее слво со входов-выходов 41 устройства передается на шину 35 данных, а по микрооперации на выходе 51.6 блока 3 производится запись адреса ячейки ОЗУ 2 и ПЗУ 1 в счетчик 8 адресов ОЗУ с шины 35 данных по ее выходу 76 При этом кодом Логического условия t выхода 88 блока 79 памяти микрокоманд (фиг. 2) производится анализ признака указывающего на вид памяти блок 2 или блок 1 откуда будет считваться информация (данный признак находится в старшем разряде управ.ляющего слова, поступающего на шину 41; на вход мультиплексора 85 логических условий он поступает с шины

35 данных через вход 72 блока 3), и осуществляется в зависимости от признака модификация адреса, указывающего адрес микрокоманды для выполнения второго цикла описываемого режима.

Во втором цикле выполнения данног режима, например при .чтении заданной ячейки блока 1, сигналы на выходе 63 регистра 10 управления и на выходе 51.7 блока 3 отсутствуют, поэтому содержимое счетчика 8 через коммутатор 11 адреса и шину 34 адреса поступает на адресные входы блоков 1 и 2. При этом производится выработка микрооперации обращения к блоку 1 на выходе 51.10 блока 3 и микрооперации на выходе 51.3 блока 3, в результате чего по f, в регистр 9 выдачи информ 1ции произойдет запись информации искомой ячейки блока 1, а также производится вьфаботка микрооперации конца обмена на выходе 45 устройства, при которой по 1: установится в исходное состояние триггер 15 разрешения и на выходе 44 устройства снимется сигнал, по которому внешнее устройство прекратит подачу информации на шину 41 входов-выходов устройства. По сигналу конца обмена с выхода 45 устройства исключается требование обмена, поступающее на вход 40 устройства.

Выполнение второго цикла во время чтения содержимого требуемой ячейки блока 2 отличается от описанного тем, что вместо микрооперации обращения блока 1 на выходе 51.10 блока 3 вырабатывается микрооперация обращения блока 2 на выходе 51.11 блока 3, по которой произойдет выборка содержимого искомой ячейки блока 2.

Затем происходит переход к вьтолнению третьего цикла выполнения данного режима, в котором выраба тывается микрооперация на выходе 51.4 блока 3. По этой микрооперации содержимое регистра 9 вьщачи информации подается на шину 41 входов-выходов устройства через второй шинный формирователь 29. Вьщача информации из устройства абоненту сопровождается соответствующей микрооперацией на вьтходе 43 устройства. Далее происходит переход к вьшолнению четвертого и пятого циклов данного режима.

Четвертый и пятый циклы выполняются аналогично .соответственно третьему н четвертому циклам ранее описанного режима, т-.е. в четвертом цикле вырабатываются микрооперации на выходах 51,13 и 51.14 блока 3, по которым содержимое регистра 133 блока 5 через мультиплексор 13, первый шинный формирователь 28, шину данных 35 поступает на информационный вход 76 счетчика 8,. в который оно (старое содержимое счетчика 8) записывается по Д чего на выходе 51.6 блока 3 вырабатывается микрооперация . В пятом цикле производится выработка микроопераций на выходах 49, 51.7 15 и 51.10 блока 3, по которым возвращается в исходное состояние по С;, триггер 14 запрета, выбирается рчер ная команда прерванной программы из блока 1 и осуществляется продвижени содержимого счетчика 7 на единицу. Далее происходит выполнение прерван ной программы. Работа устройства при самопровер ках . Программы проверки устройства во всех режимах и при выполнении всех команд, реализуемых устройством, дол ны занимать значительные объемы пам ти блока 1, сравнимые с объемами па мяти для основной программы, а в не которых случаях и превосходить их. Кроме того, часто требуется автоном ная проверка оборудования устройства без участия многих внешних устройств, задающих все работы устройства..Достоверная проверка всего объема блока 1, как правило, возможна только при вьшолнении сами программ, что не всегда возможно. Для реализации проверки всего оборудования, в том числе оборудования блока 1, режимов выхода на быстрые прерывания программ (типа обме данными с приостановом программы) и обычные прерывания в устройстве в блок 3 введены коммутаторы 83 и 84, которые под управлением внешних сигналов с входов 37 обращают одни и те же сигналы к памяти на выходах регистра 81 микрооперации и интерпретируют как сигналы обращения к бл ку 1 или :2. Это позволяет в блок 2 записывать контролирующие программ1 1 любого объема, так как их можно исполнить по частям и проверять устройство при работе на всех командах входящих в систему команд, аналогич11565 tO 340 но первому режиму. При этом в блок 1 может производиться обращение не за командами, а за данными и таким образом обеспечиваться проверка всего блока 1. Реализация выхода на описанные режимы прерывания и обмена может осуществляться без выработки соответствующих внешн1гх сигналов требований прерывания и обмена, а по программе, в которой записаны команды, адекватные Данным режимам. Для этого штатный выход на микропротраммы обработки быстрых прерываний с приостановом программы или на микропрограммы выхода на подпрограммы обработки прерываний реализованы не через вмешательство в адресацию блока 79 микропрограммной памяти, как в известных устройствах, а через адресацию блока 1, с использованием аппарата фиксированных адресов, необходимого для реализации запоминания старого СС и выборки нового. ССП. Зто позволяет организовать проверку, например, режимов выхода на прерывание методом расширения проверяемого оборудования, т.е. проверяется сначала ядро - сама микропрограмма выхода на прерывание, а затем включается в проверку и обору-. дование блока 4 преры13с)ния. Кроме того, организация программной записи не тольков регистр 102 . маски, но и в регистр 101 прерывания позволяет при отключенных источFOiKax, вызывающих требования прерывания (и подключенных источниках но находящихся в пассивном режимевыключенных), производить проверку правкаьности реакции устройства на требования прерывания. Правильность реакции на требования прерывания производится по следующему алгоритму. А. Проверка без выхода на прерывания для всех возможных комбинаций сигналов в регистрах 101 и 102 (например, сод€ ржимое регистра 101 - нулевое, содержимое регистра 102 - единицы во всех разрядах, или организация бегущей единицы, сключая разряд для нулевого }1сточника, в регистра 101 и бегущего нуля для соответствующих разрядов егистра 102). Б. Проверка правильности приори-, етов при выходе на прерывания пооче едко, начиная со старшего приорите41та (содержимое регистра 101 равно 1111, содержимое регистра 102 равно.111) до младшего приорите1156073I I:JDU/ j. чг. та (содержимое регистра 101 равно 0001, содержимое регистра 102 равно 001).

Фиг.г

Фиг.5

.70

57

т

Фи,гЛ

56

т

Фиг. 5

Фиг.6

Фиг