Преобразователь параллельного кода в последовательный Советский патент 1985 года по МПК H03M9/00 

Изобретение ртносится к импульсной технике и может найти применение в системах передачи данных по цнфроfUM каналам с преобразованием парал дельного кода в последовательный, Цель изобретения - расширение класса решаемых задач за счет возможности получения |ислового значения формата преобразуемого кода и упрощение преобразователя, повьш1аюцее надежность его работы. . Н.а чертеже представлена функционал ная схема предлагаемого преобразователя. Преобразоззатель содержит регистр 1 сдвига, дешифратор 2 нуля, первый Генератор 3 импульсов, второй генера тор 4 импульсов, счетчик 5 импульсов триггер б, элемент ИЛИ 7, информационные входы 8, .выход 9 начала фор мата, информационный вькод 10 преобр зователя, выходы П числового значения формата кода, выход 12 конца фор мата, вход 13 обнуления преобразователя. Преобразователь работает следующи образом. перед началом каздого цикла преобразования на вход 13 обнуления пре образователя необходимо подать импульс начальной установки. По этому импульсу в счетчик 5 импульсов долж но записаться число п, (разрядность регистра сдвига). В качестве счетчика 5 импульсов применяется реверси вный счетчик, имеющий информационные входы, на которых предварительно устанавливают число в двоичном представлении путем -подачи на соответствующие входы постоянных логических единиц., Преобразуемый параллельн171й код вводится через информационные входы 8 в разряды регистра 1 сдвига. Разря ды преобразуемого кода и разряды регистра I сдвига совмещаются по первому Смладшему) разряду. При этом сигнал на выходе дешифратора 2 нуля запускает первый генератор 3 импульсов, так как содержимое разрядов регистра 1 сдвига уже не является нулевым. Импульсы максимальной частоты с выхода первого генератора 3 импуль сов поступают на вход сдвига регистра 1 сдвига и на вход обратного счета счетчика 5 тпульсов через элемент ИЛИ 7. Сдвиг с максимальной час тотой продолжается до тех пор, пока на выходе п-го разряда регистра I сдвига не появится 1. Это значит, что старший разряд преобразуемого кода совместился с п-м разрядом ре гистра I сдвига.При этом устанавливается триггер 6. Положительный перепад импульса с . прямого выхода триггера 6 поступает на вькод 9 начала формата и свиде- тельствует о начале формата преобразуемого кода. В этот момент (наличие фронта импульса на выходе 9) на выходе II имеется числовое значение формата преобразуемого кода. С инверсного выхода триггера 6 на вход первого генератора 3 импульсов поступает запрещающий потенциал, а 1 с прямого выхода триггера 6 запускает второй генератор Ч импульсов. Импульсы тактовой частоты с выхода генератора k импульсов поступают на вход сдвига регистра I сдвига и на вход обратного счета счетчика 5 импульсов через злемёнтИПИ 7. Сдвиг продолжается до тех пор, пока импульс на выходе переполнения счетчика 5 импульсов не з1апретит работу второго генератора 4 импульсов. Этот же mtпульс поступает на выход 12 конца фOJ)7 мата и свидетельствует о конце формата преобразуемого кода. Таким образом, изобретение обеспечивает преобразование параллельного кода в последовательный и вьодачу информации о начале, конце и числовом значении формата преобразуемого кода.

ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ, содержащий регистр сдвига, разрядные входы котброго соединены с информационными входами прео.бразователя, а разрядные выходы - с входами дешифратора нуля, выход которого подключен к входу запуска первого генератора импульсов, счетчик импульсов, выход переполнения которого соединен с выходом конца формата преобразователя и с входом, останова второго генератора импульсов, отличающийся тем, что, с целью расширения класса решаемых задач за счет возможности получения числового значения формата преобразуемого кода и упрощения преобразователя, он содержит триггер и элемент ИЛИ, причем счетный вход триггера подключен к выходу п-го разряда регистра сдвига и информационному выходу преобразователя, прямой выход триггера соединен с входом запуска второго генератора импульсов и выходом начала формата преобразователя, инверсный выход триггера подключен к входу останова первого генератора импульсов, выход которого и выход второго генератора импульсов соединены соответственно с первым и вторым входами элемента ИЛИ, выходом (Л подключенного к входу сдвига регистра сдвига и входу обратного счета счетчика импульсов, разрядные выходы которого подключены к выходу числового значения формата преобразуемого кода, установочные входы счетчика импульсов, регистра сдвига и триггера подключены к входу обнуления преобразователя. ел со CD сл