Устройство для контроля микросхем памяти (его варианты) Советский патент 1985 года по МПК G11C29/00 G11C17/00 

элемент ИЛИ и фазоинверторы, выход каждого из которых соединен с вторым входом соответствующего формирователя четности и соответствующим входом элемента ИЛИ, выход которого является управляющим выходом устройства, выход каждого из компараторов группы соединен с первым входом соответствующего фазоинвертора, второй вход каждого из которых соединен с соответствующим выходом регистра числа и управляющим входом соответствующего ключа, выход каждого из которых соединен с вторым входом соответствующего компаратора, первый вход каждого ключа соединен с вторым выводом соответствующего резистора второй группы, первый вывод каждого из резисторов первой группы соединен с первым выводом соответствующего резистора второй группы, а второй вывод каждого из них соединен с вторым входом соответствующего ключа.

3.Устройство по пп. 1 и 2, отличающееся тем, что содержит формирователь контрольных сигналов, выходы которого подключены к соответствующим информационным входам второй группы устройства, а входы являются управляющими входами устройства.

4.Устройство по пп. 1-3, отличающееся тем, что содержит дополнительную группу ограничительных элементов, первые выводы которых соединены с вторыми выводами соответствующих резисторов первой группы, а второй вывод каждого из них соединен с общей шиной.

1. Устройство для контроля микросхем памяти, содержащее группу формирователей i четности, выходы которых являются информационными выходами устройства, регистр числа, информационные входы которого являются информационными входами первой группы устройства, а управляющий вход является управляющим входом устройства, группу компараторов, выходы каждого из которых соединены с первым входом соответствующего формирователя четности, второй вход каждого из которых соединен с соответствующим выходом первой группы регистра числа, первый вход каждого компаратора группы подключен к источнику опорного напряжения, первую группу ограничительных элементов на резисторах, первый вывод каждого из которых соединен с общей щйной, вторую группу ограничительных элементов на резисторах, первые выводы которых являются информационными входами второй группы устройства, а вторые выводы соединены с вторыми выводами соответствующих резисторов ограничительных .элементов первой группы и вторым входом соответствующего компаратора, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит элемент ИЛИ и дополнительную группу компараторов, выход каждого из которых соединен с первым входом соответствующего формирователя четности и соответствующим входом элемента ИЛИ, выход которого является управляющим выходом устройства, первый вход каждого компаратора дополнительной группы подключен к дополнительному источнику опорного напряжения, второй вход каждого из компараторов дополнительной группы соединен с вторым выводом соответствующего резистора первой группы, управляющий вход каждого из компараторов основной группы соединен с соответствующим .выходом второй группы регистра числа, управляющий вход каждого из компараторов дополнительной группы с 9 соединен с соответствующим выходом первой группы регистра числа. (Л 2. Устройство для контроля микросхем памяти, содержащее группу формирователей четности, выходы которых являются информационными выходами устройства, регистр числа, информационные входы которого являются информационными входами первой группы устройства, а управляющий вход является управляющим входом устройства, группу компараторов, перО5 вый вход каждого из которых подключен к 05 источнику опорного напряжения, первую группу ограничительных элементов на реоо зисторах, первый вывод каждого из которых соединен с общей щиной, вторую группу ограничительных элементов на резисторах, первые выводы которых являются информационными входами второй группы устройства, второй вход каждого .из компаратора группы соединен с вторым выводом соответствующего резистора первой группы, первый вход каждого из формирователей четности соединен с соответствующим выходом регистра числа, отличающееся тем, что, с целью повыщения быстродействия, оно содержит группу ключей, третью группу ограничительных элементов на резисторах.

1

Изобретение относится к вычислительной технике, а именно к устройствам для контроля памяти, и может быть использовано для контроля качества микросхем постоянной памяти после программирования.

Известно устройство для контроля микросхем памяти, содержащее компаратор, выход которого является информационным выходом устройства, а первый и второй входы соединены с выходом данных и выходом контролируемого числа 1.

Недостатком данного устройства является отсутствие возможности проведения параметрического и динамического контроля, что приводит к некачественной отбраковке микросхем памяти после программирования.

Наиболее близким к изобретению по технической сущности является устройство для контроля микросхем памяти, содержащее группу компараторов, выходы каждого из которых соединены с одним из входов соответствующего формирователя четности, выходы которого являются информационными выходами устройства, первую и вторую группу ограничительных элементов на резисторах, причем первый вывод каждого из резисторов первой группы соединен с общей щи ной, первый вывод каждого из резисторов второй группы является информационным входом одной группы устройства, регистр числа, входы которого являются информационными входами другой группы устройства 2.

Однако известное устройство характеризуется недостаточным быстродействием контроля, поскольку контроль содержимого микросхемы после программирования

производится в два этапа: один необходим для проверки сигналов «Лог. О, а другой для проверки сигналов «Лог. 1. Кро.ме того, в известном устройстве отсутствует возможность контроля сохранности выходных каскадов микросхем, памяти после воздействия импульсов программирования повыщенной амплитуды.

Цель изобретения - повыщение быстродействия устройства.

0 Поставленная цель достигается тем, что устройство для контроля микросхем памяти по первому варианту, содержащее группу формирователей четности, выходы которых являются информационными выходами устройства, регистр числа, информационные входы которого являются информационными входами первой группы устройства, а управляющий вход является управляющим входом устройства, группу компараторов, выходы каждого из которых соединены с

0 первым входом соответствующего формирователя четности, второй вход каждого из которых соединен с соответствующим выходом первой группы регистра числа, первый вход каждого компаратора группы подключен к источнику, опорного напряжения, первую группу ограничительных элементов на резисторах, первый вывод каждого из которых соединен с общей щиной, вторую группу ограничительных элементов на резисторах, первые выводы которых являются

информационными входами второй.группы устройства, а вторые выводы соединены с вторыми выводами соответствующих резисторов ограничительных элементов первой группы и вторыми входами соответствующих компараторов, содержит элемент ИЛИ и дополнительную группу компараторов, выход каждого из которых соединен с первым входом соответствующего формирователя четности и соответствующим входом элемента ИЛИ, выход которого является управляющим выходом устройства, первый вход каждого компаратора дополнительной группы подключен к дополнительному источнику опорного напряжения, в торой вход каждого из компараторов дополнительной группы соединен с вторым вьшодом соответствующего резистора первой группы, управляющий вход каждого из компараторов основной группы соединены с соответствующим выходом второй группы регистра числ, управляющий вход каждого из компараторов дополнительной группы соединен с соответствующим выходом первой группы регистра числа. Устройство для контроля микросхем памяти по второму варианту, содержащее группу формирователей четности, выходы которых являются информационными выходами устройства, регистр числа, информационные входы которого являются информационными входами первой группы устройства, а управляющий вход является управляющим входом устройства, группу компараторов, первый вход каждого из которых подключен к источнику опорного напряжения, первую группу ограничительных элементов на резисторах, первый вывод каждого из которых соединен с общей щиной, вторую группу ограничительных элементов на резисторах, первые выводы которых являются информационными входами второй группы устройства, второй вход каждого из компаратора группы соединен с вторым выводом соответствующего резистора первой группы, первый вход каждого из формирователей четности соединен с соответствующим выходом регистра числа, содержит группу ключей, третью группу ограничительных элементов на резисторах, элемент ИЛИ и фазойнверторы, выход каждого из которых соединен с вторым входом соответствующего формирователя четности и соответствующим входом элемента ИЛИ, выход которого является управляющим выходом устройства, выход каждого из компараторов группы соединен с первым входом соответствующего фазоинвертора, второй вход каждого из которых соединен с соответствующим выходом регистра числа и управляющим входом соответствующего ключа, выход каждого из которых соединен с вторым входом соответствующего компаратора, первый вход каждого ключа соединен с вторым выводом соответствующего резистора второй группы, первый вывод каждого из резисторов первой группы соединен с первым выводом соответствующего резистора второй группы, а второй вывод каждого из них соединен с вторым входом соответствующего ключа. Кроме того, устройство с(держит формирователь контрольных сигналов, выходы которого подключены к соответствующим информационным входам второй группы устройства, а входы являются управляющими входами устройства. При этом устройство содержит дополнительную группу ограничительных элементов, первые выводы которых соединены с вторыми выводами соответствующих резисторов первой группы, а второй вывод каждого из них соединен с общей шиной. На фиг. 1 представлена функциональная схема устройства, первый вариант; на фиг. 2 - функциональная схема устройства, второй вариант; на фиг. 3 - функциональная схема одного формирователя контрольных каналов; на фиг. 4-7 представлены эквивалентные схемы, используемые при контроле микросхемы памяти: проверка уровня «Лог. О для микросхемы с выходом типа «открытый коллектор, проверка условия «Лог. 1 для того же выхода, проверка уровня «Лог О для микросхемы с выходом типа «три состояния, проверка уровня «Лог. 1 для того же выхода. Устройство для контроля микросхем памяти по первому варианту (фиг. 1) содержит группу компараторов 1, группу формирователей 2 четности, выходы которых являются информационными выходами 3 устройства, регистр 4 числа, информационные входы которого являются информационными входами первой группы устройства, управляющий вход регистра числа является управляющим входом 6 устройства, дополнительную группу компараторов 7, источники 8. и 9 опорного напряжения, элемент ИЛИ 10, первую 11 и вторую 12 группы ограничительных элементов, общую щину 13, первый вывод каждого из элементов 12 второй группы входит во вторую группу информационных входов устройства, которая подключается к числовым выходам контролируемой микросхемы 14 памяти, имеющий управляющий вход 15 и адресные входы 16, формирователь 17 контрольных сигналов, который имеет управляющий вход 18, входы 19 и шину 20 для подключения питания. Устройство для контроля микросхем памяти по второму варианту (фиг. 2) содержит группу компараторов 1, группу формирователей 2 четности, выходы которых являются информационными выходами 3 устройства, регистр 4 числа, информационные входы которого являются информационными входами 5 первой группы устройства, управляющий вход регистра числа является управляющим входом 6 устройства, источник 8 опорного напряжения, элемент ИЛИ 10, первую 11, дополнительную 12, вторую 13 группы ограничительных элементов, первый вывод каждого из резисторов второй группы 13 входит во вторую группу информационных входов устройства, которая подключается к числовым выходам микросхемы 14 памяти, которая имеет вход

15 управления и адресные входы 16, формирователь 17 контрольных сигналов, который имеет управляющий вход 18, входы 19 и шину 20 для подключения питания, фазоинверторы 21, третью группу ограничительных элементов 22, группу ключей 23, общую шину 24.

Формирователь контрольных сигналов (фиг. 3) содержит выход 25, инвертор 26, первый 27, второй 28, третий 29 элементы И, инвертор 30 (с выходом типа открытый коллектор и повышенным рабочим напряжением на этом выходе), элемент ИЛИ 31, резисторы 32 и 33, ключ 34, 35 - управление контролем микросхем с выходом «Три состояния, 36 - значение бита информации, которое должно было быть занесено в данную ячейку микросхемы, 37 - управление контролем микросхем с выходом типа «открытый коллектор, 38 - управление режимом считывания. Устройство по первому варианту (фиг. 1) работает следующим образом.

Режим проверки на «чистоту.

Эту проверку проводят до программирования, она необходима для того, чтобы выявить наличие дефектных ячеек памяти (их адрес и разряд). Обычно число массивов памяти, подлежащих программированию, велико, что позволяет почти всегда подобрать массив, который в данных позициях содержит информацию, совпадающую с состоянием дефектных позиций. Контроль производится в два этапа для всех ячеек памяти. Вначале проверяют ячейки на наличие дефектов, а затем уточняют необходимо или нет дополнительно программировать дефектную ячейку, поскольку выходной сигнал с такой ячейки может превышать граничные значения для того или иного логического сигнала.

Контроль производится следующим образом. На адресные входы 16 1 онтролируемой микросхемы 14 и вход 15 управления подают соответствующие сигналы. В регистр 4 в одном случае заносят все нули и осуществляют проверку на нуль. В другом случае заносят в регистр 4 все единицы и осуществляют проверку на единицы. В первом случае открыты компараторы 1, а во втором - компараторы 7 дополнительной .группы. Резисторы первой 11 и второй 12 групп позволяют уменьщить амплитуду считанных сигналов из микросхем памяти до значений, при которых работают компараторы. Входы « + и «- компараторов 1 и 7 подключены к источникам опорного потенциала таким образом, что выдают вы, соким потенциалом признак дефекта. В этом случае элемент ИЛИ 10 выдает сигнал ошибки, а через формирователи четности 2 на выход устройства поступают значения дефектных разрядов, которые тем или иным способом могут быть зафиксированы. По окончании этого этапа имеется картина дефектов.

Далее подбирают массив информации и осуществляют программирование. В этом режиме предлагаемое устройство не должно работать, однако оно и не должно быть выведено из строя мощными импульсами программирования. Для этой цели используется третья 12 группа ограничительных элементов, которая может быть выполнена на диодах, стабилитронах, транзисторах и подключена одними из выводов либо к общей шине, либо к источнику соответствующего потенциала.

Контроль микросхем после программирования.

В процессе контроля необходимо проверить все ячейки памяти запрограммированы, нет ли ложного программирования и нет ли повреждения выходных каскадов микросхем повышенным напряжением программирования. Отличие этого контроля от контроля в первом режиме заключается в том, что стробирование компараторов происходит в соответствии с тем, какая информация должна быть записана в соответствующей ячейке. Это позволяет провести проверку за один такт, а не за два, как в известном устройстве. Контроль производится с использованием формирователей контрольных сигналов. На его входах устанавливают тип выхода микросхемы памяти, режим считывания, и с выхода регистра числа соответствующего разряда подают сигнал на вход формирователя.

Контроль иллюстрируется эквивалентными схемами (фиг. 4-7). Как и в первом режиме, элемент ИЛИ 10 вырабатывает признак ощибки, который может быть использован как управляющий сигнал для фиксации адреса и разряда с дефектом. На выходах 3 вырабатывается код числа, который может быть просуммирован либо в сумматоре (по модулю два, арифметическом сумматоре и т.п.), либо в сигнатурном анализаторе для сравнения с эталонным значением для всего массива.

Устройство по второму варианту (фиг. 2) работает в целом аналогично. Отличия заключаются в следующем: устройство имеет одну группу компараторов и для обеспечения возможности проведения контроля во втором режиме за один такт имеет группу управляемых от регистра числа ключей 23, которые по входу компаратора подключают тот или иной делитель входного сигнала (один для согласования с сигналом «Лог. О, а другой . 1))|). С помощью одного

компаратора не удается признак ошибки вырабатывать высоким уровнем, поэтому устройство содержит фазоинверторы 21, которые в зависимости от того, производится контроль «Лог. 1 или «Лог. О, позволяют сигнал с компаратора 1 в одном случае инвертировать (при контроле «Лог. 1), а в другом нет. Поэтому на его выход ошибка всегда поступает сигналом высокого уровня.-В остальном работа устройства аналогична.

/J

Епит

I

19

Фиг.1

Технико-экономическое преимуш.ество заключается в повышении быстродействия, поскольку во втором режиме контроль осуществляется за один такт, а не за два - вместо четырех тактов контроля контрольпроводится за три, . на 25/о повышено быстродействие. При контроле микросхем с дефектами быстродействие еш.е более увеличивается. Кроме того, в устройстве обеспечена возможность контроля сохранности выходных каскадов.

2

10

.

пит

Р

(1Э)35 (19)36

(19)37 (18)38

.З

30

I /Необходимо подать: 36,37 35 лог. „О

Фиг.

30

Необходимо подать

о т 26

Фиг.5