Устройство контроля интегральных схем Советский патент 1976 года по МПК G01R31/3177 

1

Изобретение относится к обпасти вычислительной техники и может быть использовано в автоматизированных системах конт- р071я интегральных схем (ИС) с динамической логикой.

Извес1ны устрсйства контроля логических ИС, содержащие генератор импульсов, счетчик дишифратор, блок элементов совпедения l. Однако такие устройства не обеспечивают контроля ИС с совмещенными выводами в динамическом режиме, которые в один из тактов питания являются входаа в другой такт - выходами.

ми.

Известна также система автоматического контроля больших интегральных схем, которая содержит блок управления, блок памяти, амплитудный дискриминатор, соединенный с элементом ИЛИ 2j.

Однако иввестнЬю устройства контроля интегральных схем не обеспечивают быстрой перекоммутации совмещенных выводов ИС с низкоомных выходов блока памяти на вьгоокоомные входы амплитудных дискриминаторов и не позволяют производить конт-

роль таких ИС с частотой, превышающей частоту обращения к блоку памяти.

Цель изобретения - расширить функциональные возможности устройства.

Это достигается тем, что в устройство контроля интегральных схем, содержащее блок управления, блок памяти и амплитуд- ньгй дискриминатор, соединенный с элементом ИЛИ, введены две пары ключей входных цепей и ожидаемых выходных тестов, которые информационными входами подключены к выходам блока , а управляющими входами - к выходам блока управления, причем выходы ключей входных цепей подключены к аежимам объекта контроля ( ИС и информационным входал амплитудного дискриминатора, вход сравнения которого подключен к выходам ключей ожидаемых выходных тестов, а разрешающий вход амплитудного дискриминатора соединен с входом блока управления.

Такое устройство обеспечивает возможность контроля интегральных схем с совмещенными выходами с частотой, превы щающей частоту обращения к блоку памята в результате быстрой перекоммутации выводов объекта с низкоомных выходов блока памяти на высокоомные входы амплитудных дискриминаторов. На чертеже представлена структурная электрическая схема устройства контроля ИС для одного вывода объекта контроля. Зажимы объекта контроля 1 подключены к высолоомному входу амплитудного дискриминатора 2 и через транзисторные ключи 3 и 4 входных цепей - к выходам разных разрядов блока памяти 5 хранения тестовых комбинаций. Управляющие входы тран зисторных ключей 3 и 4 подключены к соответствующим выходам блока управления.6, соответствующие выходы которого подключены к управляющим входам транзисторных ключей 7 и 8 ожидаемых выходных тестов к к разрещающему входу амплитудного диск риминатора 2. Ключи 7 и 8 включены между соответствующими выходами блока памяти и входом сравнения амплитудного дискриминатора. Выход амплитудного дискриминатора 2 соединен с входом элемента ИЛИ 9 Входные воздействия, выделяемые блоком памяти 5, поступают на кпеммы объекта контроля 1 только в моменты времени, определяемые импульсами, поступающими на управляющие входы транзисторных ключей 3 и 4 с выхода блока управления 6, вырабатывающего стробирующкэ импульсы. Причем частота смены входной информации, поступающей на соответствующую клемму объекта контроля, может превыщать максимальную частоту выдачи информации блоком памяти 5. За один цикл выдачи информации блоком памяти 5 на клемме объекта контроля происходит двойная смена входной информации. Входная информация, поступающая на клемму объекта контроля 1, одновременно поступает и на вход амплитудного дискриминатора 2. Однако срабатывания амплитудного дискриминатора не происходит так как блок управления 6 при этом не выдает на амплитудный дискриминатор 2 разрещающего импульса (стробирование по выходу). Стробирующий импульс на амплитудный дис криминатор 2 подается в такт, при кото- ром на клемме объекта контроля 1 появляется выходной сигнал. Транзисторные ключи 3 и 4 при этом закрыты, и выходной сигнал не щунтируется низкоомными выходами блока памяти 5. Выходной сигнал с клеммы объекта контроля 1 поступает на вход дискриминатора 2 одновременно с разрешающим импульсом блока управления 6, подающего и fflyльc на амплитудный дискриминатор 2. В тот же момент времени блок управления 6 открывает один из транзисторных кггючей 7, 8 ожидаемых въгходных тестов, разрещающих прохождение информации с выхода блока памяти, которая должна соответствовать выходным сигналам объекта контроля в данный момент времени при правильно работающем объекте контроля 1 (ожидаемые тестовые комбинации). Ампли- тудный дискриминатор 2 фиксирует амплитуду выходного сигнала объекта контроля, сравнивает ее с ожидаемой информацией, выдаваемой блоком памяти 5 через ключи 7, 8, и при несовпадении сигналов выдает сигнал ощибки на вход элемента ИЛИ, на выходе которого при этом появляется сигнал о наличии брака. Формула изобретения Устройство контроля интегральШ)1Х схем, содержащее блок управления, блок памяти и амплитудный дискриминатор, соединенный с элементом ИЛИ, отл и чающее ся тем, что, с цепью расщирения функциональных возможностей, в него введены две пары ключей входных цепей и ожидаемых выходных гестов, которые информационными входами подключены к выходам блока памяти, а управляющими входами - к выходам блока управления, причем выходы ключей входных цепей подключенъ к зажимам объекта контроля и информационным входам амплитудного дискриминатора, вход сравнения которого подключен к выходам ключей ожидаемых выхощвых тестов, а разрещающий вход амплитудного дискриминатора сое- динен с выходом блока управления.

А Л

7 II

J 8

Ч

ч

ч ч