Устройство для умножения в избыточном последовательном коде Советский патент 1985 года по МПК G06F7/49 

Данное изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения.

Целью изобретения является повышение быстродействия.

На чертеже представлена структурная схема устройства для умножения в избыточном последовательном коде.

Устройство для умножения содержит входы множимого 1, 2 и 3 устройства, регистр 4 множимого, входы множителя 5, 6 и 7 устройства, регистр 8 множ11теля, табличные блоки умножения 9 и суммирования 10, элементы задержки 11, 12 и 13, регистр 14 частичных произведений, сумматор 15 в избыточной системе счисления, элементы задержки 16, 17 и 18, выхо1 ды 19, 20 и 21 устройства.

Сомножители представлены в избыточном четвертичном коде. Четвертичные цифры кодируются следующим образом:

734102

О - 000 +3 011 + 1 - 001 -1 - 111 +2 -V 010 2 - 110 Биты четвертичной цифры передаются параллельно по трем каналам. Цифры четвертичного числа переда ются последовательно.

Табличный блок умножения 9 содержит 36. ячеек, длиной в 5 бит, в которых записана таблица умножения двух четвертичных цифр. Цри перемножении двух четвертичных цифр образуется двухразрядное четвертичное число, представляющее 5 со.бой перенос в старший разряд П. и сумму S .

Перенос П может принимать значения О, +1, +2, -1, которые кодируются как двухбитовое число следующим образом:

О 00 +2 10

+ 1 01 . -1 .

Сумма S кодируется так, как это было указано. Табличньй блок 9 3 умножения заполняется в соответствии с табл.1.

Таблица 1

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В ИЗБЫТОЧНОМ ПОСЛЕДОВАТЕЛЬНОМ КОДЕ, содержащее регистр множителя, регистр множимого, регистр частичных произведений и сз мматор в избыточной системе счисления, причем входы множимого и множителя устройства соеди,иены соответственно со входами регистров множимого и множителя, о т:Л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены табличньй блок умножения, табличный блок суммирования и шесть элементов задержки, причем вькоды регистров множимого и множителя соединены соответственно со входами первого и второго сомножителей табличного блока умножения, первая группа выходов которого через соответствующие первый, второй и третий элементы задержки соединены со входами первого слагаемого табличного блока суммирования, входы второго слагаемого которого соединены со второй группой выходов табличного блока умножения, первая группа выхос дов табличного блока суммирования S через соответствующие четвертый, пяел тый и шестой элементы задержки соединены со входами первого слагаемого сумматора в избыточной системе счисления, входы второго слагаемого которого соединены со второй группой выходов табличного блока суммирования, входы третьего слагаемого которого соединены с выходами ресо гистра частичных произведений,вхо4 ды которого соединены с выходами сумматора в избыточной системе счисления и с выходами устройства.

(+1)х(0)(0)

(+1)х(+1)(+1)

(+1)х(+2)(+2)

(+1)х(+3)(+3)

(+1)х(-1)(-1)

(+1)х(-2)(-2)

(+2)х(0)(0)

(н-2)х(+1) (+2)

(+2)х(+2) (-И)(0)

(+2)х(+3)(+1)(+2)

(f2)x(-1) (-2)

(.+2)х(-2)-(-1)(0)

И Т.д. 3 Табличный блок суммирования 10 содержит 144 ячейки, длиной в 6 бит в которых записана таблица сложения двух четвертичных цифр (S,S) и переноса П (Sj - сумма S, , задержанная на один такт, S - накопленная сумма частичных произведений .регистре 14), В результате суммирования образуется двукразрядное четвертичное число, представляющее собой перенос в старший разряд П, и сумма Sj.

Сумматор 15 представляет собой одноразрядный сумматор для сложения чисел в избыточном коде переноса rij и суммы S (84 - сумма S, задержанная на один такт). На выходе сумматора 15 формируется сумма Sy, которая поступает на входы регистра 14 и выходы устройства 19, 20 и 21.

Устройство работает следующим образом.

С входов 1,2 и 3 в регистр 4 записывается множимое X старшими

разрядами вперед. С входов 5, 6 и 7 в регистр 8 записьшается множитель Y также старшими разрядами вперед. Пусть разрядность сомножителей

равна п.

Для вьшолнения операции умножения необходимо выполнить п циклов. Передача и обработка одной четверичной цифры производится за один такт.

Длительность одного цикла равна 2п тактов.

Первый цикл. На выходах регистра 8 зафиксирована первая, старшая 104 Перенос И может принимать значения О, +1, +2, -1, которые кодируются следующим образом. Сумма Sj кодируется как это бы-, ло указано. Табличный блок 10 суммирования заполняется в соответствии с табл.2. Таблица 2

цифра множителя Y . Разряды Y поступают на входы первого сомножителя табличного блока умножения 9.

8течение первых п тактов циклов на входы второго сомножителя блока

9поступают п разрядов множимого старшими разрядами вперед.

Перенос, сформированный в первом такте П , поступает на входы первого слагаемого табличного блока суммирования 10. Сумма, сформированная в первом такте S , запоминается на один такт в элементах задержки 11, 12 и 13, С выходов этих элементов задержки на входы второго слагаемого табличного блока 10 поступ Ш)т нули. На входы третьего слагаемого блока 10 из регистра 14 также поступают нули. Перенос П-,в табличном блоке суммирования 10 складывается с нулями и поступает на входы элементов задержки J6, 17 и 18 и запоминается в них, как Sj .

Во втором такте на входы второго сомножителя блока 9 поступает второй разряд множимого. На выходах блока 9 формируются . В блоке 10 реализуется операция сложения гг и 0. Формируются , 83..Сумма Sjj запоминается в элементах задержки 16, 17 и 18. Перенос Hjjпоступает на входы сумматора 15, где складывается с вышедшей с элементов задержки 16, 17 и 18 суммой 842 Sji В результате суммирования формируется старший разряд произведения, который выходит из сумматора и записывается в ре, гистр 14. Последний содержит

(2п-3) разряда. Цепь рециркуляции, на капливаемой суммы частичных произведений, включает в себя регистр 14, блок 10, элементы задержки 16,

o 17 и 18, сумматор 15 (задерживающий сумму также на один такт). В результате суммарная задержка цепи рециркуляции составляет (2п-1) такт. Следовательно, накапливаемая сумма

5 частичных произведений за один цикл сдвинута на один разряд в сторону старших разрядов.

Сформированный в сумматоре старший разряд произведения одновременно с записью в регистр 14 поступает на выходы t9i 20 и 21 и может быть использован.

Аналогичным образом выполняется еще (п-2) такта. Послевыполнения

5 п такта выдача множимого из регистра 4 прекращается и выполняются еще п тактов. По завершении 1-го цикла множитель в регистре 8 сдвигается, и аналогичным образом реализуется

0 2-й цикл.

После выполнения последнего цикла произведение длиной 2п разрядов может быть считано с выходов 19,20 и 21. Б случае необходимости произ-

- ведение может быть сохранено в регистре 14.

123 5В 7