Преобразователь число-импульсного кода в параллельный двоичный код Советский патент 1985 года по МПК H03M7/00 

- Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей в измерительных и вы числительных устройствах. Цель изобретения - расширение области устойчивой работы преобразователя . На чертеже приведена структурная схема предлагаемого устройства. Преобразователь содержит регистр 1 сдвига, информационный 2 и 3 входы, элемент 4 задержки, реверсивный счетчик 5, который-снабжен входом 6 сложения и входом 7 вычитаНИН, элементы 8-11 Н, элемент 12 И-НЕ, вход 13 цепей начальной установки и выходы 14 реверсивного счетчика 5. Предлагаемьй преобразователь работает следующим образом. Регистр 1 сдвига содержит п разрядов, информация цоступает в первый разряд через вход 2. Запись информации в первый разряд и продвижение информации по всем разрядам производится при поступлении на тактовый вход регистра 1.сдвига короткого син хроимпульса с входа 3 через элемент 4 задержки. По времени тактовый импульс размещаетсяв средней части информационных импульсов (вход 2), принимающих значение О или 1. Последний (п-й) разряд является выходным. Записанная в нем информадня при продвижении поступает через элемент 9 И на вход 7 вычитания реверсивного счетчика 5. Каж,цый разряд регистра 1 сдвига может быть выполнен, например, в видеD-триггера. Реверсивный счетчик 5 содержит m 1ой2П двоичных разрядов, младшим его разрядом является первый раз ряд, а старшим - tn -и. Информация вводится в счетчик 5 в виде коротких импульсов (соответствующих информаци онной 1) по входам 6 и 7. Если 1 поступает по входу 6, то счетчик 5 работает как суммирующий, если по входу 7, то счетчик 5 работает как вычитающий. На выходах реверсивного счетчика 5 образуется tri-разрядное двоичное число. Элемент 4 задержки обеспечивает задержку тактовых импульсов на время, равное длительности синхроимпульсов. Она необходима для того, чтобы сдвиг информации регистре 1 сдвига происходил после формирования импульса в цепях 6 или 7. В таблице приведено состояние разрядов регистра 1, состояние реверсивного счетчика 6, а также импульса на входе и выходе регистра 1 и импульсы на входах 6 и 7 реверсив-ного счетчика 5. В первой графе таблицы указан номер символа во входной последовательности импульсов, поступающих на вход устройства по цепи 2 . Для определенности примем, что п 8. Предположим, что к началу момента рассмотрения в регистре 1 сдвига записано число 10011000, соответственно реверсивный счетчик 5 находится в состоянии 3 (первая строка таблицы), а на вход устройства по цепи 2 -последовательно поступает информация 10110101. Первый двоичный символ этой последовательности при наличии нулевого сигналй на последовательном выходе регистра 1 сдвига и появлении синхроимпульса в цепи 3 с помощью первого и четвертого элементов 8 и 11 И и элемента 12 И-НЕ поступает по цепи 6 на суммирующий вход счетчика 5, увеличивая на единицу число в двоичном коде на его выходе. Появление задержанного синхроимпульса на выходе элемента 4 задержки обеспечивает сдвиг информации в регистре 1 на один разряд вправо и запись в младший разряд регистра 1 единицы с информационного входа 2 (вторая строка таблицы). Схема действует аналогично при поступлении второго и третьего символов (третья и четвертая строки таблицы). При поступлении четвертого символа на входе и выходе регистра 1 сдвига образуется 1, которая обеспечивает низкий потенциал на выходе элемента 12 И-НЕ,.запрещающий прохождение синхроимпульса цепи 3 через четвертый элемент 11 И на вторые входы первого и второго элементов 8 и 9 И. Поэтому формирование импульсов в цепях 6 и 7 не происходит и состояние счетчика 5 при этом не изменяется (пятая строка таблицы). После поступления восьмого импульса на вход устройства в его регистре 1 полностью записывается введенная информация (последняя строка таблицы, графы 310) в число-импульсном коде, а на выходе 14 преобразователя фиксируется

число введенных единиц в двоичном коде (последняя строка таблицы, графа 1), т.е. осуществляется преобразование число-импульсного кода в дво|ичный код. Как видно из таблицы, при поступлении каждого нового символа на выходе устройства образуется число в двоичном коде, соответствующее числу единиц в регистре 1. Для установки преобразователя в рабочее (исходное) состояние предусмотрен третий элемент Ю И, п входов которого Соединены с выходами всех разрядов регистра 1, а выход третьего элемента Ю И соединен с входом 13 цепей установки всех m разрядов

счетчика 5. Установка производится при вводе в устройство комбинации

установки (например, 000

111,,,,,. 1010 ит.п.) в числоимпульсном коде, которая дешифрируется третьим элементом 10 И и далее по входу 13 воздействует на счетчик 5. В качестве комбинации установки должна быть выбрана такая комбинация которая встречается в преобразуемом сигнале. Этим обеспечивается периодическая (контрольная) установка уст.ройства в процессе его действия, которая необходима в том случае, если происходит сбой в работе какого-либо элемента преобразователя.

ПРЕОБРАЗОВАТЕЛЬ ЧИСЛО-ИМПУЛЬСНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ ДВОИЧНЫЙ КОД, содержащи регистр сдви га, реверсивный счетчик, первый, второй и третий элементы И и элемент задержки, вход которого соеди нен с тактовым входом преобразователя, информационный вход регистра сдьига является информационным вхо дом преобразователя и соединен с первым входом первого элемента И, последовательный выход регистра i сдвига соединен с первым входом вт рого элемента И, выходы первого и а второго элементов И соединены соответственно с входом сложения и вычитания реверсивного счетчика, выходы которого являются выходами преобразователя, а входы начальной установки соединены с выходом третьего элемента И, входы которого соединены с разрядными выходами регистра сдвига, оТЛичающийся тем, что, с целью расширения области устойчивой работы) преобразователя, в него в.ведены четвертый элемент И и элемент И-НЕ, выход которого соединен с nepBbiM входом четвертого элемента И, второй вход которого соединен с тактовым входом преобразователя, информационный вход которого соединен с первым входом элемента И-НЕ, второй вход которого соединен с последовательным выходом регистра сдвиra, выход четвертого элемента И соединен с вторыми входами первого и второго элементов И.