Изобретение относится к вычислительной технике и может .быть использовано при откладке программ специализированных цифровых вычислительных систем (СЦВС) реального времени.
Цель изобретения - расширение области применения устройства за счет формирования на основе анализа изменений адресной информации в магистрали ЭВМ признака реализации переходов в программе,
Сущность изобретения заключается в том. что текущий адрес, появляющийся в магистрали ЭВМ, имеющий единое адресное пространство для подключения ОЗУ, ПЗУ и регистров внешних устройств, анализируется на принадлежность его области адресов ПЗУ, в котором хранятся команды отлаживаемых программ СЦВС. В случае считывания команды оценивается величина приращения текущего адреса. Если величина приращения отличатеся от +1 или +2 (в зависимости от типа ЭВМ), что говорит о переходе в программе, то вырабатывается выходной сигнал, вызывающий прерывание.
На чертеже представлена структурная схема устройства.
На схеме показаны первый регистр 1 первая .2 и вторая 3 схемы сравнения, второй регистр 4, первый элемент И 5 третий регистр 6, мультиплексор 7 адреса, счетчик 8, третья схема 9 сравнения, мультиплексор 10 сигнала записи, второй элемент И 11, третий элемент И 12, выход 13 устройства, адресные входы 14 устройства, вход 15 строба адреса, вход 16 начальной установки, вход установки режима 17.
Рассмотрим работу устройства совместно с отлаживаемой СЦВС, построенной на базе ЭВМ типа Электроника-60
Дцресные входы 14 устройства подключены к магистрали микро-ЭВМ, к которой подключены также постоянное запоминающее устройство (ПЗУ) для хранения команд и оперативное запоминающее устройство (ОЗУ) для хранения операндов программ (на чертеже не показаны). ОЗУ и ПЗУ имеют различные адреса в едином адресном пространстве магистрали микро ЭВМ.
Работа устройства начинается с установки на регистрах 1 и 4 верхней и нижней границ области памяти, отведенной для хранения команд, а на регистре 6 - начального адреса отлаживаемой программы. В простейшем случае регистры 1, 4 и 6 выполняются в виде тумблерных наборников на лицевой панели устройства.
С входа 17 устройства на направляющие входы мультиплексоров 7 и 10 поступает управляющий потенциал, соответствующий вводу начального адреса с регистра 6 через мультиплексор 7 в счетчик 8 под управлением сигнала, поступающего с входа 16 устройства через мультиплексор 10 на установочный вход счетчика 8. Управляющие сигналы на входы 16 и 17 подаются с лицевой панели устройства.
После заноса начального адреса программы в счетчик 8 изменением управляющего потенциала на входе 17 устройства информационные входы счетчика 8 через мультиплексор 7 подключаются к адресным входам 14 устройства, а установочный вход - через мультиплексор 10 к выходу второго элемента И 11.
После запуска программы при появлении на входах 14 устройства кода адреса в сопровождении строба адреса на входе 15 производится его анализ на принадлежность полю адресов ПЗУ, т.е. определяется, считывается ли в данный момент команда или операнд.
Текущий адрес с входов 14 устройства поступает на первые входы схем 2 и 3 сравнения. На выходе схемы 2 сравнения присутствует положительный потенциал, если текущий адрес будет меньше адреса верхней границы, установленного на регистре 1, а на выходе схемы 3 сравнения - если больше адреса нижней границы, зафиксированного в регистре 4. На выходе схемы И 5 будет положительный потенциал, если текущий адрес Находится в зоне адресов, ограниченной регистрами 1 и 4, что соответствует считыванию команды .
Одновременно с этим текущий адрес сравнивается с содержимым счетчика 8 В случае равенства этих значений с выхода схемы 9 сравнения на третий вход элемента И 11 поступает запрещающий потенциал, блокирующий появление сигнала на его выходе. При этом по заднему фронту строба адреса с входа 15 устройства через элемент И 12 сигнал, поступает на счетный вход счетчика 8 и увеличивает его содержимое на +2 (для ЭВМ Электроника-60 в случае несовпадения текущего адреса на первых входах схемы 9 сравнения с текущим сЬдержимым счетчика 8 схемы 9 сравнения вырабатывает разрешающий потенциал. Таким образом, на всех входах злемента И 11 будут разрешающие сигналы и на выходе 13 устройства, подключенного к системе прерывания ЭВМ, появится выходной сигнал, вызывающий прерывание по реализированному переходу в программе. Одновременно с появлением сигнала на выходе 13 устройства сигнал с выхода элемента И 11 через мультиплексор 10 поступает на установочный вход счетчика 8, по которому в счетчик 8 заносится новое значение, соответствующее значению текущего адреса, которое по заднему фронту строба адреса увеличивается на +2. После этого значение счетчика 8 будет соответствовать адресу сле дующей команды. В случае считывания операнда на вы ходе элемента И 5 будет запрещающий потенциал, блокирующий элементы И 11 1 34 и 12, текущее значение счетчика 8 не изменится и на выходе 13 сигнал не появится вне зависимости от сигнала на выходе схемы 9 сравнения. Дпя работы устройства необходимо, чтобы адрес вектора прерываний и технологическая программа обслуживания прерывания находились вне зоны адресов ПЗУ, определяемой peгиcтpa ш 1 и 4. Предлагаемое устройство обеспечивает прерывание отлаживаемой программы СЦВС при выполнении перехода. Таким образом за счет иного чем в известном устройстве принципа формирования признака реализации перехода в программе, а именно за счет анализа изменений информации в магистрали ЭВМ, расширяется область применения предложенного устройства. При этом оно может быть использовано при откладке программ СЦВС на базе широко применяемых микро ЭВМ Электроника-60 с магистральной организацией интерфейса.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для формирования сигналов прерывания при отладке программ | 1986 |
|
SU1405061A2 |
Устройство для формирования сигналов прерывания при отладке программ | 1986 |
|
SU1312582A2 |
Устройство для формирования сигналов прерывания при отладке программ | 1986 |
|
SU1411755A2 |
Устройство для формирования сигналов прерывания при отладке программ | 1986 |
|
SU1348841A1 |
УСТРОЙСТВО ДЛЯ ПОИСКА ПЕРЕМЕЖАЮЩИХСЯ ОТКАЗОВ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ | 1996 |
|
RU2099777C1 |
Устройство для отладки микроЭВМ | 1985 |
|
SU1410708A1 |
Устройство для отладки программ микроЭВМ | 1989 |
|
SU1815643A1 |
Устройство отладки микропрограммных блоков | 1988 |
|
SU1541617A1 |
УСТРОЙСТВО ДЛЯ ПОИСКА ПЕРЕМЕЖАЮЩИХСЯ НЕИСПРАВНОСТЕЙ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ | 1992 |
|
RU2030784C1 |
Устройство для отладки микропроцессорных систем | 1989 |
|
SU1672455A1 |
УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИГНАЛОВ ПРЕРЫВАНИЯ ПРИ ОТКЛАДКЕ ПРОГРАММ, содержащее первый и второй регистры, первую и вторую схемы сравнения, первый и второй элементы И, причем адресный вход устройства соединен с nepBbWH входами первой и второй схем сравнения, информационные выходы первого и второго регистров соединены соответственно с вторыми входами первой и второй схем сравнения, выходы которых.соединены соответственно с первым и вторым входами первого элемента И, выход первого элемента И соединен с первым входом второго элемента И, выход которого является выходом прерывания устройства, отличающееся тем, что, с целью расширения области применения за счет обеспечения откладки программ ЭВМ, не имеющих выходов признаков перехода, в устройство введены третий регистр, мультип- : лексор адреса, счетчик, третья схема сравнения, мультиплексор записи и третий элемент И, причем выход третьего регистра соединен с первым информационным входом мультиплексора адреса, выход которого соединен с информационным входом счетчика, адресный вход устройства соединен с управляющим входом мультиплексора адреса и первым входом третьей схемы сравнения, вход установки режима I соединен с управляющими входами мультиплексора адреса и мультиплексора (Л записи, выход которого соединен с установочным входом счетчика, вход начальной установки устройства соединен с установочным входом мультиплексора записи, выход первого элемента И соединен с первым входом третьего элемента И, выход которого соеди00 нен со счетным входом счетчика, вход ел строба адреса устройства соединен с со 4; вторыми входами второго и третьего элементов И, выход третьей схемы со сравнения соединен с третьим входом второго элемента И, выход которого соединен с информационным входом мультиплексора записи.
Авторы
Даты
1985-10-15—Публикация
1984-04-05—Подача