Устройство для формирования сигналов прерывания при отладке программ Советский патент 1988 года по МПК G06F11/28 

(Л

а

4ih О 01

1Ч

Изобретение относится к вычислительной технике, может быть использовано при отладке программ специализированных цифровых вычислительных систем (ЦВС) реального времени и является усовершенствованием устройства по авт.св. № 1185343.

Целью изобретения является повышение достоверности работы устрой- ства за счет запрета формирования сигнала прерывания при возврате в от,лаживаемый участок программы через его нижнюю границу.

На чертеже представлена структур- ная схема устройства

Устройство содержит первый регистр , первую 2 и вторую 3 схемы сравнения | второй регистр 4, первый элемент И 5, третий регистр 6, мультиплексор .7 адреса, счетчик 8, третью схему 9 сравнения, мультиплексор 10 сигнала записи, второй 11 и третий 12 элементы И, первый в ыход 13 прерывания устройства, адресные входы 14 устройст-i ва, вход 15 строба адреса, вход 16 начальной установки устройства, вход

17установки режима, четвертый регистр 18, четвертую 19 и пятую 20 схемы сравнения, пятый регистр 21, четвертый 22 и пяуый 23 элементы И, второй выход 24 прерьгоания устройст- ва

Рассмотрим работу устройства совместно с отлаживаемой СЦВС, построен ной на базе ЭВМ типа Электроника-бО

Адресные входь 14 устройства подключены к магистрали микро-ЭВМ, к которой подключены также постоянное запоминающее устройство (ПЗУ) для хранения команд и оперативное запоминающее устройство, (ОЗУ) для хранения операндов программ (не показаны), ОЗУ и ПЗУ имеют различные адреса в едином адресном пространстве магист- рали микро-ЭВМ,

Работа устройства начинается с установки на регистрах 1 и 4 верхней и нижней границ области памяти, отведенной для хранения команд, на регистре 6 - начального адреса отла- живаемой программы, а на регистрах

18и 21 верхней и нижней границ области памяти, отведенной для хране ния команд отлаживаемого участка про граммы, В простейшем случае регистры

I, 4 и б выполняются в виде тумблерных наборников на лицевой панели устрОЙСТВНа

с входа 17 устройства на управляющие входы мультиплексоров 7 и 10 поступает управляющий потенциал, соответствующий вводу начального адреса с регистра 6 через мультиплексор 7 в счетчик 8 под управлением сигнала, поступающего с входа 16 устройства через мультиплексор 10 на установоч- ньй вход счетчика 8,

Управляющие сигналы на входы 16 и 17 подаются с лицевой панели устройсва,

После занесения начального адреса программы в счетчик 8 изменением управляющего потенциала на входе 17 устройства информационные входы счетчика 8 через мультиплексор 7 подключаются к адресным входам 14 устройства, а установочный вход - через мультиплексор 10 к выходу второго элемента ИИ,

После Запуска программы при появлении на входах 14 устройства кода адреса в сопровождении строба адреса на входе 15 производится его анализ на принадлежность полю адресов ПЗУ, . определяется, считывается ли в данный момент команда или операнд.

Текущий адрес с входов .14 устройства поступает на первые входы схем 2 и 3 сравнения. Па выходе схемы 2 сравнения присутствует положительный потенциал, если текущий адрес меньше адреса верхней границы,установленного на регистре 1, а на выходе схемы J сравнения - если больше адреса нижней границы, зафиксированного в реги .стре 4, На выходе элемента 5 И будет положительный потенциал, если текущий адрес находится в зоне адресов, ограниченной регистрами 1 и 4, что соответствует считыванию команды.

Одновременно с этим текущий адрес сравнивается с содержимым счетчика 8 В случае равенства этих значений с выхода схемы 9 сравнения на третий вход элемента И 1 поступает запрещаюпщй потенциал, блокирующий появление сигнала на его выходе. При этом по заднему фронту строба адреса с входа 15 устройства через элемент И 12 сигнал поступает на счетный вход счетчика 8 и увеличивает ег содержимое на +2 (для ЭВМ Электрони- ка-60)з

В случае несовпадения текущего адреса на первьк входах схемы 9 сравнения с текущим содержимым счетчика 8

схема 9 сравнения вырабатывает разре- шаю1ций потенциал. Таким образом, на всех входах элемента И 11 будут разрешающие сигналы, и на выходе элемен- та И 11 появится сигнал, которьй через мультиплексор 10 поступает на установочный вход счетчика 8, по которому в счетчик 8 заносится новое значение, соответствующее значению теку- щего адреса, которое по заднему фронту строба адреса увеличивается на +2, После этого значение счетчика будет соответствовать адресу следующей команды. Сигнал с выхода элемента И 11 поступает также на первый выход 13 устройства, которьй может быть подключен к системе прерьгоания ЭВМ, если при отладке необходимо формировать сигнал в соответствии с алгоритмом, реализованным в известном устройстве, В противном случае используют сигнал с второго выхода 24 устройства, который формируется при наличии сигнала на выходе элемента И 11, поступающе- го на второй вход элемента И 23, и . разрешающего сигнала на первом входе элемента И 23,

Сигнал на первом входе элемента И 23 вырабатьшается по результатам анализа текущего адреса на принадлежность его полю адресов, отведенных для хранения команд отлаживаемого участка программы. При этом группа элементов, состоящая из регистра 21, схем 19- и 20 сравнения, а также эле- мент И 22 работают аналогично группе элементов, состоящей из регистров -1 и 4, схем 2 и 3 сравнения,,, а также элемента И 5, В результате на выхо

де элемента И 22 будет положительньш потенциал, если текущий адрес находится в зоне адресов, ограниченной регистрами 18 и 21, что соответству5

Q 0 5

0

5

0

ет командам отлаживаемого участка программы,

В случае считывания операнда на выходе элемента И 5 будет запрещающий потенциал, блокирующий элементы И 11 и 12, Текущее значение счетчика 8 не изменится, и сигнал прерывания на выходе 24 устройства не вырабатывается, независимо от сигналов на выходе схемы 9 сравнения, и первом входе элемента И 23,

Для работы устройства необходимо, чтобы адрес вектора пр ерьшания и технологическая программа обслуживания прерьшания находились вне зоны адресов ПЗУ, определяемых регистрами 18 и 21,

Формула изобретения

Устройство для формирования сигналов прерывания при отладке программ по авт,св, № 1185343, о т л и ч а ю - щ е е с я тем, что, с целью повышения достоверности работы, в устройство введены четвертая и пятая схемы - сравнения, четвертый и пятый регистры, четвертый и пятый элементы И, причем адресный вход устройства соединен с первыми входами четвертой и пятой схем сравненияJ выходы которых соединены соответственно с первым и вторым входами четвертого элемента И, информационные выходы четвертого и пятого регистров соединены с вторыми входами соответственно четвертой и пятой схем сравнения, выход четвертого элемента И соединен с первым входом пятого элемента И, выход второго элемента И соединен с вторым входом пятого элемента И, выход которого является вторым выходом прерывания устройства.

Изобретение относится к цифровой вычислительной технике и предназначено для использования -при отладке программ специализированных вычислительных систем реального времени. Цель изобретения - повышение достоверности работы устройства. Цель достигается тем, что в устройство, содержащее первый 1, второй 4, третий 6 регистры, первую 2, вторую 3 и третью 9 схемы сравнения, первый 5, второй И и третий 12 элементы И, счетчик 8, мультиплексор адреса 7, введены четвертьй 18 и пятый 21 регистры, четвертая 19 и пятая 20 схемы сравнения, четвертый 22 и пятый 23 элементы И, За счет введения новых элементов и их связей обеспечивается получение более достоверной информации о переходах -на выбранном участке отлаживаемой программы, 1 ил, ss