Микропроцессор Советский патент 1985 года по МПК G06J1/00 G06F15/00 

,и третьего коммутаторов соединены ,с выходом дешифратора режима, первый и второй входы которого соеди .йены соответственно с вторым и третьим управляющими входами выход иого демультиплексора и являются соответственно первым и вторым вхо дами управления вводом-выводом информации микропроцессора, выход ;блока регистров обмена соединен с : информационным входом второго коммутатора, вькод которого соединен

195364

с вторым управляющим входом входного мультиплексора, третий управляющий вход которого соединен с выходом первого коммутатора, информационный вход цифровых сигналов микропроцессора подключен к первому ;. информационному входу третьего .коммутатора, второй информационный вход которого соединен с выходом компаратора, выход третьего коммутатора соединен с информационным входом блока регистров обмена.

МИКРОПРОЦЕССОР, содержацгий арифметико-логическое устройство, двухканальное оперативное запоминающее устройство с произвольной выборкой, блок регистров обмена, масштабирующий блок, блок памяти микрокоманд, счетчик команд,входной мультиплексор, выходной демультиплексор,цифроаналоговый преобразователь и компаратор,причем синхровход микропроцесссора подключен к счетному входу счетчика команд, группа выходов которого соединена с группой адресных входов блока памяти микрокоманд, выход кода микрооперации которого соединен с входом кода операции арифметикологического устройства первый и второй информационные входы которого соединены соответственно с выходом масштабирующего блока и с первым выходом двухканального оперативного запоминающего устройства с произвольной выборкой, второй выход которого соединен с информационным входом масштабирующего блока, управляющий вход которого соединен с выходом ,управления масштабированием блока памяти микрокоманд, первый и второй адресные выходы которого соединены соответственно с первым и вторым адресными входами двухканального onepaiHBHoro запоминающего устройства с произвольной выборкой, первый и второй информационные входы которого соединены с выходом арифметико-логического устройства, информационный вход аналоговых сигналов микропроцессора подключен к информационному входу входного мультиплексора, первый управляющий вход которого соединен с первым управляющим входом выходного демультиплексора и выходом поля управления вводом-выводом инi формации блока памяти микрокоманд, выход входного мультиплексора сое(Л динен с первым входом компаратора, с: второй вход которого соединен с выходом цифроаналогового преобразователя и информационным входом выходного демультиплексора, выходы которого являются выходами микропроцессора, выход признака обмена со блока памяти микрокоманд соединен СП с адресным входом блока регистров 00 CIS обмена, вьЕход которого соединен с входом цифроаналогового преобразователя, отличающийся тем, что, с целью расширения функциональных возможностей путем реализации режима обработки, помимо аналоговых, цифровых сигналов, он дополнительно содержит дешифратор режима и три коммутатора, причем первый и второй информационные входы первого коммутатора соединены с соответствующими разрядами вьпсода поля управления вводом-выводом информации блока памяти микрокоманд, управляющие входы первого, второго

Изобретение относится к вычислительной технике, в частности к устройстпам для цифровой обработки аналоговых и цифровых сигналов.

Цель изобретения - расширение функциональных возможностей путем реализации режима обработки, помимо аналоговых цифровых сигналов.

На чертеже приведена схема предлагаемого, микропроцессора.

Микропроцессор содержит арифметико-логическое устройство 1, двухканальное оперативное запоминающее устройство 2, масштабирующий блок 3 память А микрокоманд, счетчик 5 команд, блок регистров 6 обмена, входной мультиплектор 7, выходной демультиплексор 8, компаратор 9, третий 10, второй 11 и первый 12 коммутаторы, дешифратор 13 режима, цифроаналоговый преобразователь 14, синхронход 15, информационный вход 16 аналоговых сигналов, информационный вход 17 цифровых сигналов, первый 18 и второй 19 входы управления вводом-вьшодом информации, выходы 20, выход 21 кода операции памяти микрокоманд выход 22 управления масштабированием памяти микрокоманд первьй 23 и второй 24 адресные выходы памяти микрокоманд и выход 25 поля управления вводом-выводом информации памяти микрокоманд.

Микропроцессор работает следующи образом.

Предварительно в память 4 микрокоманд записывают программу. Память 4 микрокоманд управляется от счетчика

5 команд внутренним или внешним тактовым сигналом.

Основной тактовый сигнал разделяется на несколько сдвинутых по

фазе тантовьк сигналов для внутренней синхронизации микропроцессора. Счетчик 5 команд при этом обеспечивает повышение на один счет команд при четырех циклах основного такто-

вого сигнала и считает дальше до

тех пор, пока не достигнет численного значения, равного емкости памяти 4, поскольку он не перемещается обратно командой Конец программы

или сигналом возврата.

Во время работы микропроцессора счетчик 5 команд последовательно обращается к каждой из микрокоманд. Переходы D программе в данном случае не находят применения.

По сигналам с соответствующих выходов памяти 4 считываются операн-ды из двухканального запоминающего устройства 2 и передают их непосредственно или через масштабирующий блок 3 в арифметико-логическое устройство 1 .

Ячейки памяти в двухканальном запоминающем устройстве 2 могут

одновременно адресоваться для передачи как по первому, так и по второму выходам. Это позволяет осуществлять подвод различных операндов из одного запоминающего устройства без двух раздельных адресных циклов.

Над поступившими операндами А и В арифметико-логическое устройство производит некоторое число известных

31

операций, заданных с выхода 21 памяти 4 микрокоманд. Системы команд и операций аналогичны известному yci™ройству.

Режим ввода-вьгоода информации не требует цифровых команд, а осуществляется посредством аналоговых инструкций по внешним управляющим входам выходного демультиплексора 8. При наличии выбранной комбинации входных сигналов дешифратор 3 под-

1953644

ключает с помощью коммутаторов 10 и 12 один их входов входного мультиплексора 7 и вход 17 микропроцессора к информационному входу двухканаль ного запоминающего устройства 2 и с помощью коммутатора 11 управляет мультиплексором 17, В результате образуется прямой доступ к памяти, а ввод-вьшод 1-го бита информации to осу1)1ествляется за время выполнения одной микрокоманды.